« Athlon X4 » : différence entre les versions
Contenu supprimé Contenu ajouté
m Amélioration {{site officiel}} + corrections mineures |
Pld (discuter | contributions) relecture |
||
| Ligne 20 : | Ligne 20 : | ||
| microarchitecture = |
| microarchitecture = |
||
| gravure-min = [[32 nm|32]] |
| gravure-min = [[32 nm|32]] |
||
| unité-gravure-min = |
| unité-gravure-min = |
||
| gravure-max = [[ |
| gravure-max = [[32 nm|28]] |
||
| unité-gravure-max = |
| unité-gravure-max = |
||
| cœur = 4/4 (Cœurs/Modules) |
| cœur = 4/4 (Cœurs/Modules) |
||
* Richland |
* Richland |
||
| Ligne 28 : | Ligne 28 : | ||
* Carrizo |
* Carrizo |
||
| socket = |
| socket = |
||
* [[Socket FM2]], |
* [[Socket FM2]], {{Lien|Socket FM2+|texte=FM2+}} |
||
* [[Socket AM4]] |
* [[Socket AM4]] |
||
| prédécesseur = |
| prédécesseur = |
||
| Ligne 56 : | Ligne 56 : | ||
=="[[AMD Fusion#Kaveri|Kaveri]]" (2014, 28 nm)== |
=="[[AMD Fusion#Kaveri|Kaveri]]" (2014, 28 nm)== |
||
* [[Socket FM2+]] pour [[PCI Express|PCIe 3.0]] |
* [[Socket FM2+]] pour [[PCI Express|PCIe 3.0]] |
||
* Architecture CPU de type CMT {{Lien|Steamroller (microarchitecture)| |
* Architecture CPU de type CMT {{Lien|Steamroller (microarchitecture)|texte=Steamroller}} |
||
* Technologie HSA (voir {{Lien|HSA Foundation|lang=en}}) qui permet un [[Adressage mémoire|espace d'adressage]] unique entre CPU et GPU |
* Technologie HSA (voir {{Lien|HSA Foundation|lang=en}}) qui permet un [[Adressage mémoire|espace d'adressage]] unique entre CPU et GPU |
||
* [[Contrôleur mémoire]] jusqu'à la DDR3-2 400 MHz |
* [[Contrôleur mémoire]] jusqu'à la DDR3-2 400 MHz |
||
| Ligne 79 : | Ligne 79 : | ||
=="[[AMD Fusion#Carrizo|Carrizo]]" (2016, 28 nm)== |
=="[[AMD Fusion#Carrizo|Carrizo]]" (2016, 28 nm)== |
||
* [[Socket FM2+]] pour [[PCI Express|PCIe 3.0]] |
* [[Socket FM2+]] pour [[PCI Express|PCIe 3.0]] |
||
* 4 coeurs basés sur la microarchitecture {{Lien|Excavator (microarchitecture)}} |
* 4 coeurs basés sur la microarchitecture {{Lien|Excavator (microarchitecture)|texte=Excavator}} |
||
* [[Contrôleur mémoire]] en Dual-channel (2× 64 Bit) [[DDR3 SDRAM|DDR3]] |
* [[Contrôleur mémoire]] en Dual-channel (2× 64 Bit) [[DDR3 SDRAM|DDR3]] |
||
Version du 1 avril 2024 à 16:55
La mise en forme de cet article est à améliorer ().
La mise en forme du texte ne suit pas les recommandations de Wikipédia : il faut le « wikifier ».
Cet article ne cite pas suffisamment ses sources ().
Si vous disposez d'ouvrages ou d'articles de référence ou si vous connaissez des sites web de qualité traitant du thème abordé ici, merci de compléter l'article en donnant les références utiles à sa vérifiabilité et en les liant à la section « Notes et références ».
En pratique : Quelles sources sont attendues ? Comment ajouter mes sources ?
Athlon X4
| Production | 2013 |
|---|---|
| Fabricant | AMD |
| Fréquence | 3,1 GHz à 4,2 GHz |
|---|
| Finesse de gravure | 32 nm à 28 nm |
|---|---|
| Cœur |
4/4 (Cœurs/Modules)
|
| Socket(s) |
| Architecture | AMD64, x64 |
|---|
L'AMD Athlon X4 est une série d'entrée de gamme de microprocesseurs pour ordinateurs personnels. Ces processeurs se distinguent de la série Fusion de la même époque en raison de l'absence de GPU intégré.
"Richland" (2013, 32 nm)
- Socket FM2
- CPU : 2 ou 4 coeurs Piledriver
- GPU : TeraScale 3 (VLIW4)
- MMX, SSE (1, 2, 3, 3s, 4a, 4.1, 4.2), AMD64, AMD-V, AES, AVX(1, 1.1), XOP, FMA, CVT16, F16C, BMI (ABM,TBM), Turbo Core 3.0, NX bit
- PowerNow! (en)
| Modèle | Nombre de cœurs |
Fréquence | Cache | Mult. | Tension | Révision | TDP | HyperTransport | Référence | Commercialisation | ||||
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
| L1 (Données + Instructions) | L2 | L3 | Début | Fin | ||||||||||
| Athlon X4 750 | 4 | 3,4 GHz | 4 × 16 Kio + 2 × 64 Kio | 2 × 2 MB | - | 65 W | AD750XOKA44HL | 2013 | ||||||
| Athlon X4 760K | 4 | 3,8 GHz | 4 × 16 Kio + 2 × 64 Kio | 2 × 2 MB | - | 100 W | AD760KWOA44HL AD760KWOHLBOX |
Juin 2013 | ||||||
"Kaveri" (2014, 28 nm)
- Socket FM2+ pour PCIe 3.0
- Architecture CPU de type CMT Steamroller
- Technologie HSA (voir HSA Foundation (en)) qui permet un espace d'adressage unique entre CPU et GPU
- Contrôleur mémoire jusqu'à la DDR3-2 400 MHz
| Modèle | Nombre de cœurs |
Fréquence | Cache | Mult. | Tension | Révision | TDP | HyperTransport | Référence | Commercialisation | ||||
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
| L1 (Données + Instructions) | L2 | L3 | Début | Fin | ||||||||||
| Athlon X4 830 | 4 | 3,0 GHz | 4 × 16 Kio + 2 × 96 Kio | 2 × 2 MB | - | 65 W | AD830XYBI44JA | - | ||||||
| Athlon X4 840 | 4 | 3,1 GHz | 4 × 16 Kio + 2 × 96 Kio | 2 × 2 MB | - | 65 W | AD840XYBI44JA | Août 2014 | ||||||
| Athlon X4 860K | 4 | 3,7 GHz | 4 × 16 Kio + 2 × 96 Kio | 2 × 2 MB | - | 95 W | AD860KXBI44JA AD860KXBJABOX AD860KWOHLBOX AD860KXBJASBX |
Août 2014 | ||||||
| Athlon X4 870K | 4 | 3,9 GHz | 4 × 16 Kio + 2 × 96 Kio | 2 × 2 MB | - | 95 W | AD870KXBI44JC AD870KXBJCSBX |
- | ||||||
| Athlon X4 880K | 4 | 4,0 GHz | 4 × 16 Kio + 2 × 96 Kio | 2 × 2 MB | - | 95 W | AD880KXBI44JC AD870KXBJCSBX |
1er Mars 2016 | ||||||
"Carrizo" (2016, 28 nm)
- Socket FM2+ pour PCIe 3.0
- 4 coeurs basés sur la microarchitecture Excavator
- Contrôleur mémoire en Dual-channel (2× 64 Bit) DDR3
| Modèle | Nombre de cœurs |
Fréquence | Cache | Mult. | Tension | Révision | TDP | HyperTransport | Référence | Commercialisation | ||||
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
| L1 (Données + Instructions) | L2 | L3 | Début | Fin | ||||||||||
| Athlon X4 835 | 4 | 3,1 GHz | 4 × 32 Kio + 2 × 96 Kio | 2 × 1 MB | - | 65 W | AD835XACI43KA | - | ||||||
| Athlon X4 845 | 4 | 3,5 GHz | 4 × 32 Kio + 2 × 96 Kio | 2 × 1 MB | - | 65 W | AD845XYBJCSBX AD845XACKASBX |
2 Février 2016 | ||||||
