[go: nahoru, domu]

DE19960563B4 - Semiconductor structure and corresponding manufacturing method - Google Patents

Semiconductor structure and corresponding manufacturing method Download PDF

Info

Publication number
DE19960563B4
DE19960563B4 DE1999160563 DE19960563A DE19960563B4 DE 19960563 B4 DE19960563 B4 DE 19960563B4 DE 1999160563 DE1999160563 DE 1999160563 DE 19960563 A DE19960563 A DE 19960563A DE 19960563 B4 DE19960563 B4 DE 19960563B4
Authority
DE
Germany
Prior art keywords
substrate
semiconductor structure
track
trenches
structure according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE1999160563
Other languages
German (de)
Other versions
DE19960563A1 (en
Inventor
Frank Dr. Pfirsch
Thomas Laska
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE1999160563 priority Critical patent/DE19960563B4/en
Publication of DE19960563A1 publication Critical patent/DE19960563A1/en
Application granted granted Critical
Publication of DE19960563B4 publication Critical patent/DE19960563B4/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0805—Capacitors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0802—Resistors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66181—Conductor-insulator-semiconductor capacitors, e.g. trench capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Halbleiterstruktur mit:
einem Substrat (10);
einem oder einer Mehrzahl von in dem Substrat (10) vorgesehenen Gräben (15a–d); und
einer Leiterbahn (30) mit einem ersten Anschluß (A1) an einem ersten Ende und einem zweiten Anschluß (A2) an einem zweiten Ende, wobei die Leiterbahn (30) derart in den oder die Gräben (15a–d) gefaltet ist, daß ihre Länge innerhalb eines jeweiligen Grabens (15a–d) zumindest die doppelte Grabentiefe beträgt,
dadurch gekennzeichnet, daß
in dem Substrat (10) eine hochdotierte Wanne (70) vorgesehen ist, in die die Gräben (15a–d) und die Leiterbahn (30) eingebettet sind.Semiconductor structure with:
a substrate (10);
one or a plurality of trenches (15a-d) provided in the substrate (10); and
a conductor (30) having a first terminal (A1) at a first end and a second terminal (A2) at a second end, wherein the conductor (30) is folded into the one or more trenches (15a-d) such that their Length within a respective trench (15a-d) is at least twice the trench depth,
characterized in that
in the substrate (10) a highly doped trough (70) is provided, in which the trenches (15a-d) and the conductor track (30) are embedded.

Figure 00000001
Figure 00000001

Description

Die vorliegende Erfindung betrifft eine Halbleiterstruktur mit einem Substrat, einer Vielzahl von in dem Substrat vorgesehenen Gräben und einer Leiterbahn mit einem ersten Anschluß an einem ersten Ende und einem zweiten Anschluß an einem zweiten Ende sowie ein entsprechendes Herstellungsverfahren.The The present invention relates to a semiconductor structure having a Substrate, a plurality of trenches provided in the substrate and a trace having a first terminal at a first end and to a second port a second end and a corresponding manufacturing method.

Obwohl prinzipiell auf die verschiedensten Halbleiterstrukturen anwendbar, werden die vorliegende Erfindung und die ihr zugrundeliegende Problematik anhand integrierter Polysiliziumwiderstände beschrieben.Even though applicable in principle to a wide variety of semiconductor structures, The present invention and its underlying problem described on the basis of integrated polysilicon resistors.

In Halbleiterbauelementen werden häufig integrierte Widerstände benötigt, die aus einer Polysiliziumschicht herausstrukturiert werden. Beispiele dafür sind integrierte Schaltungen, aber auch Einzelschalter, wie z.B. Leistungstransistoren, Leistungsthyristoren oder IGBTs (Insulated Gate Bipolar Transistor). Bei letzteren führt ein Gatevorwiderstand dazu, daß bei Parallelschaltung von mehreren Bauelementen Schwingungen und eine unterschiedliche Belastung der einzelnen Bauelemente vermieden werden. Ein solcher Gatevorwiderstand muß wegen der hohen Gateladeströme von typischerweise 1 A eine große Polysiliziumfläche besitzen, um im Betrieb nicht übermäßig aufgeheizt zu werden.In Semiconductor devices become common integrated resistors needed which are structured out of a polysilicon layer. Examples for that are integrated circuits, but also individual switches, such as Power transistors, Power thyristors or IGBTs (Insulated Gate Bipolar Transistor). In the latter leads a gate resistor to that at Parallel connection of several components oscillations and one different loading of the individual components can be avoided. Such a gate resistor must, because of the high gate charge currents of typically 1 A a big one polysilicon surface do not overheat in operation to become.

In integrierten Schaltungen werden ferner Widerstände mit großen Flächen benötigt, wenn die Widerstandswerte zweier oder mehrerer Widerstände in einem sehr genau einzuhaltenden Verhältnis (z.B. 1:1 oder 1:10) zueinander stehen müssen, was als Matching bezeichnet wird.In Integrated circuits also require resistors with large areas if the resistance values two or more resistors in a very exact relationship (e.g., 1: 1 or 1:10) need to stand each other, which is called matching.

Solche Polysiliziumwiderstände werden üblicherweise in Form einer im wesentlichen rechteckig strukturierten, leitfähigen planaren Polysiliziumschicht hergestellt, die vom restlichen Halbleiterkörper durch eine elektrisch isolierende Schicht getrennt ist und an beiden Enden an metallische Leiterbahnen angeschlossen ist. Dabei kann die für die Bildung von Steuerelektroden bereits vorhandene Schicht verwendet werden. Das Verhältnis von Länge zu Breite der Polysiliziumschicht bestimmt dabei zusammen mit dem von der Struktur unabhängigen spezifischen Schichtwiderstand den Widerstandswert. Die Breite der Polysiliziumschicht kann aus der geforderten Stromtragfähigkeit ermittelt werden.Such polysilicon resistors become common in the form of a substantially rectangular structured, conductive planar Polysilicon layer produced by the remaining semiconductor body through an electrically insulating layer is separated and at both ends is connected to metallic interconnects. It can be used for education used by control electrodes already existing layer. The relationship of length to width of the polysilicon layer determines together with the independent of the structure specific sheet resistance the resistance value. The width of the Polysilicon layer can from the required current carrying capacity be determined.

Aus der EP 0 439 634 B1 ist ein Verfahren zur Herstellung eines Halbleiterbauelementes mit einer Grabenkapazität bekannt.From the EP 0 439 634 B1 For example, a method of fabricating a semiconductor device having a trench capacitance is known.

4 zeigt eine schematische Darstellung eines Ausschnitts solch einer bekannten Halbleiterstruktur. 4 shows a schematic representation of a section of such a known semiconductor structure.

In 4 bezeichnen 10 ein Halbleitersubstrat, 15 einen in dem Substrat 10 vorgesehenen Graben, 20 eine erste Isolationsschicht, 30 eine leitende Polysiliziumschicht (Kondensatorelektrode), 40 eine zweite Isolationsschicht, 50 ein Füllmaterial sowie 60 eine dritte Isolationsschicht an der Oberfläche des Substrats 10 und auf der leitenden Schicht 30 bzw. dem Füllmaterial 50.In 4 describe 10 a semiconductor substrate, 15 one in the substrate 10 provided ditch, 20 a first insulation layer, 30 a conductive polysilicon layer (capacitor electrode), 40 a second insulation layer, 50 a filler as well 60 a third insulating layer on the surface of the substrate 10 and on the conductive layer 30 or the filling material 50 ,

Aus 4 geht hervor, wie in Bauelementen, die in einem solchen Graben 15 eingebettete Steuerelektroden oder Elektroden eines Kondensators enthalten, nämlich hier die leitende Polysiliziumschicht 30, das für diese Elektroden verwendete Polysilizium strukturiert ist. Insbesondere befindet sich auf der Oberfläche des Siliziumsubstrats 10 und auch innerhalb des Grabens eine elektrisch isolierende Schicht (Gateoxyd oder Kapazitätsdielektrikum) 20 bzw. 60, die von der leitfähigen Elektrode aus Polysilizium 30 bedeckt ist.Out 4 comes out, as in building elements, in such a ditch 15 embedded control electrodes or electrodes of a capacitor, namely here the conductive polysilicon layer 30 , the polysilicon used for these electrodes is structured. In particular, it is on the surface of the silicon substrate 10 and also within the trench an electrically insulating layer (gate oxide or capacitance dielectric) 20 respectively. 60 from the conductive electrode of polysilicon 30 is covered.

Die Elektrode 30 füllt jedoch in dieser Ausführung den Graben 15 nicht vollständig aus, sondern wird von der zweiten Isolationsschicht 40 bedeckt. Die noch vorhandene Öffnung im Gra ben 15 ist mit einer weiteren Schicht (ebenfalls aus Polysilizium) 50, welche ebenfalls von der Elektrode 30 elektrisch ist, aufgefüllt. Ein ähnlicher Aufbau kann auch zur dielektrischen Isolation mit Hilfe von Gräben verwendet werden.The electrode 30 however, in this embodiment fills the trench 15 not completely off, but is from the second insulation layer 40 covered. The remaining opening in the graben 15 is with another layer (also made of polysilicon) 50 , which also from the electrode 30 electric, filled up. A similar construction can also be used for dielectric isolation by means of trenches.

Aus der US 5,856,702 A ist bezugnehmend auf deren 11 eine Halbleiteranordnung bekannt, bei der ein Widerstand in Gräben einer Dielektrikumsschicht ausgebildet ist, die über einem Halbleitersubstrat aufgebracht ist. Der Widerstand ist durch Abscheiden einer Siliziumschicht in den Gräben gebildet.From the US 5,856,702 A is referring to their 11 a semiconductor device is known in which a resistor is formed in trenches of a dielectric layer which is applied over a semiconductor substrate. The resistor is formed by depositing a silicon layer in the trenches.

1 zeigt eine schematische Darstellung einer ähnlichen Halbleiterstruktur. 1 shows a schematic representation of a similar semiconductor structure.

Diese Halbleiterstruktur ist ein in einem Si-Substrat 10 mit einer Mehrzahl von in dem Substrat 10 vorgesehenen Gräben 15a–d integrierter Polysiliziumwiderstand. Dieser besteht aus einer Leiterbahn 30 mit einem ersten Anschluß A1 an einem ersten Ende und einem zweiten Anschluß A2 an einem zweiten Ende, wobei die Leiterbahn 30 derart in den oder die Gräben 15a–d gefaltet ist, daß sie in den Gräben 15a–d entlang der Seitenwände und des Bodens geführt ist. Dies bewirkt, daß ihre Länge innerhalb eines jeweiligen Grabens 15a–d etwa die doppelte Grabentiefe beträgt. Exakter Weise kommt dazu noch die Länge der Erstreckung der Polysiliziumstruktur auf den Grabenböden, welche jedoch in der Regel aufgrund des üblicherweise großen Aspektverhältnisses wesentlich kleiner als die Grabentiefe ist.This semiconductor structure is one in a Si substrate 10 with a plurality of in the substrate 10 provided trenches 15a -D integrated polysilicon resistor. This consists of a conductor track 30 with a first terminal A1 at a first end and a second terminal A2 at a second end, the track 30 in the ditch (s) 15a -D folded them in the trenches 15a -D is guided along the side walls and the floor. This causes their length within a respective trench 15a -D is about twice the trench depth. Exactly comes to the length of the extension of the polysilicon structure on the trench bottoms, which, however, usually due to the usually large As pect ratio is much smaller than the trench depth.

Zwischen dem Substrat 10 und der Leiterbahn 30 ist eine erste Isolationsschicht 20 vorgesehen. Oberhalb der Leiterbahn 30 in den Gräben 15a–d ist eine zweite Isolationsschicht 40 vorgesehen. Die Gräben 15a–d sind mit einem zur Leiterbahn 30 isolierten Füllmaterial 50a–d aus Polysilizium aufgefüllt.Between the substrate 10 and the track 30 is a first insulation layer 20 intended. Above the track 30 in the trenches 15a -D is a second insulation layer 40 intended. The trenches 15a -D are one to the track 30 isolated filling material 50a -D made of polysilicon.

Die Anschlüsse A1, A2 der Leiterbahn 30 sind oberhalb eines im wesentlichen parallel zur Oberfläche des Substrats 10 verlaufenden Abschnitts der Leiterbahn 30 vorgesehen. Oberhalb der Leiterbahn 30 ist eine dritte Isolationsschicht 60 vorgesehen. Die Isolationsschichten sind hierbei alle zur Vereinfachung als SiO2-Schichten angenommen.The connections A1, A2 of the track 30 are above one substantially parallel to the surface of the substrate 10 extending portion of the conductor track 30 intended. Above the track 30 is a third insulation layer 60 intended. The insulation layers are all assumed to be SiO 2 layers for the sake of simplicity.

Die vorliegende Erfindung verwendet also die gemäß 4 beschriebene Struktur des Polysiliziums im Graben 15 dazu, einen Widerstand durch Hineinfalten in einen oder mehrere aufeinanderfolgende Gräben mit geringem Platzbedarf herzustellen. Die in 1 dargestellte Struktur weist eine in die vier nebeneinanderliegenden Gräben 15a bis 15d gefaltete Leiterbahn 30 als integrierten Widerstand aus Polysilizium auf, welcher gegenüber dem Substrat und gegenüber dem Füllmaterial sowie zur Oberfläche hin isoliert ist.The present invention thus uses the according to 4 described structure of the polysilicon in the trench 15 to create a resistance by folding into one or more successive trenches with a small footprint. In the 1 The structure shown has one in the four adjacent trenches 15a to 15d folded conductor track 30 as an integrated resistor made of polysilicon which is insulated from the substrate and from the filling material and from the surface.

Die Länge der vom Strom zu durchfließenden Polysiliziumschicht ist dabei pro Graben um etwa das Zweifache der Grabentiefe länger als bei einer planaren Struktur mit der gleichen Ausdehnung.The Length of from the stream to be flown through Polysilicon layer is per trench about twice the Trench depth longer as with a planar structure of the same extent.

So ergibt sich bei der in 1 gezeigten Halbleiterstruktur eine Verringerung der benötigten Fläche um ca. 60% im Vergleich zur planaren Struktur.So arises at the in 1 shown semiconductor structure, a reduction of the required area by about 60% compared to the planar structure.

Die Herstellung dieser Halbleiterstruktur erfolgt nach bekannten Prozeßschritten:
Bereitstellen des Si-Substrats 10;
Bilden der Gräben 15a–d;
Bilden der ersten Isolationsschicht 20 auf dem Substrat 10 und auf den Gräbenwänden und auf den Gräbenböden;
Bilden der Leiterbahn 30 auf der ersten Isolationsschicht 20;
Bilden der zweiten Isolationsschicht 40 auf der Leiterbahn 30;
Auffüllen der Gräben 15a–d;
Bilden der dritten Isolationsschicht 60 auf der Leiterbahn 30; und
Bilden der Anschlüsse A1, A2 durch die dritte Isolationsschicht.The production of this semiconductor structure takes place according to known process steps:
Providing the Si substrate 10 ;
Forming the trenches 15a -d;
Forming the first insulation layer 20 on the substrate 10 and on the trench walls and on the trench bottoms;
Forming the conductor track 30 on the first insulation layer 20 ;
Forming the second insulation layer 40 on the track 30 ;
Filling the trenches 15a -d;
Forming the third insulation layer 60 on the track 30 ; and
Forming the terminals A1, A2 through the third insulating layer.

Bei Halbleiterbauelementen, beispielsweise bei IGBTs, treten zwischen der Vorderseite und der Rückseite des Halbleiterkörpers hohe Spannungen auf. Dabei muß sichergestellt sein, dass die Widerstandsstruktur mit den Gräben insbesondere an den unteren Grabenkanten keinen hohen Feldstärken ausgesetzt ist.at Semiconductor devices, such as IGBTs, intervene the front and the back of the semiconductor body high voltages. It must be ensured be that the resistance structure with the trenches in particular at the bottom Trench edges exposed to high field strengths is.

Die der vorliegenden Erfindung zugrundeliegende Aufgabe besteht darin, eine Halbleiterstruktur für Widerstände mit geringem Platzbedarf herzustellen, bei der keine hohen Feldstärken an den unteren Grabenkanten auftreten.The The object underlying the present invention is that a semiconductor structure for resistors to produce in a small footprint, at the no high field strengths the lower trench edges occur.

Erfindungsgemäß wird diese Aufgabe durch die in Anspruch 1 angegebene Halbleiterstruktur gelöst. Ein entsprechendes Herstellungsverfahren entnimmt man Anspruch 11.According to the invention this Problem solved by the specified in claim 1 semiconductor structure. One corresponding manufacturing process takes claim 11.

Die der vorliegenden Erfindung zugrundeliegende Idee besteht darin, daß die Leiterbahn derart in den oder die Gräben gefaltet ist, daß ihre Länge innerhalb eines jeweiligen Grabens zumindest die doppelte Grabentiefe beträgt, wobei das Substrat eine hochdotierte Wanne aufweist, in die die Gräben und die Leiterbahn eingebettet sind.The The idea underlying the present invention is that that the Conductor is folded into the one or more trenches that their length within a respective trench is at least twice the trench depth, wherein the substrate has a highly doped well into which the trenches and the Track are embedded.

In den Unteransprüchen finden sich vorteilhafte Weiterbildungen und Verbesserungen des jeweiligen Gegenstandes der Erfindung.In the dependent claims find advantageous developments and improvements of respective subject of the invention.

Gemäß einer bevorzugten Weiterbildung ist zwischen dem Substrat und der Leiterbahn eine erste Isolationsschicht vorgesehen.According to one preferred development is between the substrate and the conductor track provided a first insulating layer.

Gemäß einer weiteren bevorzugten Weiterbildung ist die Leiterbahn in den Gräben entlang der Seitenwände und des Bodens geführt.According to one Another preferred development is the conductor track in the trenches along the side walls and the soil.

Gemäß einer weiteren bevorzugten Weiterbildung ist oberhalb der Leiterbahn in den Gräben eine zweite Isolationsschicht vorgesehen.According to one Another preferred embodiment is above the conductor in the trenches one provided second insulation layer.

Gemäß einer weiteren bevorzugten Weiterbildung sind die Gräben mit einem nicht-leitenden oder einem zur Leiterbahn isolierten Füllmaterial aufgefüllt.According to one Another preferred development is the trenches with a non-conductive or a filler material isolated from the conductor track.

Gemäß einer weiteren bevorzugten Weiterbildung weist die Wanne einen vorzugsweise zur Oberfläche des Substrats geführten elektrischen Anschluß auf. Dies hat den Vorteil, daß das Potential der Wanne kontrollierbar ist.According to one Another preferred embodiment, the tub has a preferably to the surface led the substrate electrical connection. This has the advantage that the Potential of the tub is controllable.

Gemäß einer weiteren bevorzugten Weiterbildung sind die Anschlüsse der Leiterbahn oberhalb eines im wesentlichen parallel zur Oberfläche des Substrats verlaufenden Abschnitts der Leiterbahn vorgesehen sind.According to one Another preferred development, the connections of the Trace above a substantially parallel to the surface of the substrate extending portion of the conductor track are provided.

Gemäß einer weiteren bevorzugten Weiterbildung ist die erste Isolationsschicht unterhalb der Anschlüsse der Leiterbahn dicker ausgebildet ist als im übrigen Bereich zwischen dem Substrat und der Leiterbahn. Dies schützt vor einem elektrischen Durchbruch der ersten Isolationsschicht.According to one Another preferred embodiment is the first insulation layer below the connections the conductor is formed thicker than in the remaining area between the Substrate and the conductor track. This protects against an electrical breakdown the first insulation layer.

Gemäß einer weiteren bevorzugten Weiterbildung ist oberhalb der Leiterbahn eine dritte Isolationsschicht vorgesehen.According to one Another preferred development is above the conductor a third insulation layer provided.

Gemäß einer weiteren bevorzugten Weiterbildung ist das Substrat ein Si-Substrat, ist die erste Isolationsschicht eine SiO2-Schicht und ist das Leiterbahnmaterial Polysilizium.According to a further preferred development, the substrate is an Si substrate, the first insulation layer is an SiO 2 layer and the conductor track material is polysilicon.

Ausführungsbeispiele der vorliegenden Erfindung sind in den Zeichnungen dargestellt und in der nachfolgenden Beschreibung näher erläutert.embodiments The present invention are illustrated in the drawings and explained in more detail in the following description.

1 zeigt eine schematische Darstellung einer Halbleiterstruktur, die keine Ausführungsform der Erfindung ist; 1 shows a schematic representation of a semiconductor structure, which is not an embodiment of the invention;

2 zeigt eine schematische Darstellung einer Ausführungsform der erfindungsgemäßen Halbleiterstruktur; 2 shows a schematic representation of an embodiment of the semiconductor structure according to the invention;

3 zeigt eine schematische Darstellung einer weiteren Ausführungsform der erfindungsgemäßen Halbleiterstruktur; und 3 shows a schematic representation of another embodiment of the semiconductor structure according to the invention; and

4 zeigt eine schematische Darstellung eines Ausschnitts einer bekannten Halbleiterstruktur. 4 shows a schematic representation of a section of a known semiconductor structure.

In den Figuren bezeichnen gleiche Bezugszeichen gleiche oder funktionsgleiche Elemente.In the same reference numerals designate the same or functionally identical Elements.

2 zeigt eine schematische Darstellung einer Ausführungsform der erfindungsgemäßen Halbleiterstruktur. 2 shows a schematic representation of an embodiment of the semiconductor structure according to the invention.

In IGBTs beispielsweise treten zwischen Vorder- und Rückseite des Bauelements hohe Spannungen auf. In solchen Fällen muß sichergestellt sein, daß die Widerstandsstruktur mit den Gräben insbesondere an den unteren Grabenkanten keinen hohen Feldstärken ausgesetzt ist. Dies geschieht bei der zweiten Ausführungsform dadurch, daß die Halbleiterstruktur mit dem integrierten Polysiliziumwiderstand in ein hinreichend hoch dotiertes Wannengebiet 70 eingebettet ist, in das die Raumladungszone nicht eindringen kann.For example, in IGBTs, high voltages occur between the front and back of the device. In such cases, it must be ensured that the resistance structure with the trenches is not exposed to high field strengths, in particular at the lower trench edges. This is done in the second embodiment in that the semiconductor structure with the integrated polysilicon resistor in a sufficiently highly doped well region 70 is embedded, into which the space charge zone can not penetrate.

Diese Wanne 70 sollte durch einen elektrischen Anschluß auf etwa dem gleichen Potential gehalten werden wie der betreffende integrierte Widerstand.This tub 70 should be held by an electrical connection at about the same potential as the relevant integrated resistor.

3 zeigt eine schematische Darstellung einer weiteren Ausführungsform der erfindungsgemäßen Halbleiterstruktur. 3 shows a schematic representation of another embodiment of the semiconductor structure according to the invention.

Bei der dritten Ausführungsform gemäß 3 sind die Anschlüsse A1, A2 der Enden der Leiterbahn 30 über einer dickeren Isolationsschicht in Form einer SiO2-Schicht 20a angeordnet, um eine Schädigung des Oxyds zwischen der Leiterbahn 30, also dem Polysiliziumwiderstand, und dem Halbleitersubstrat 10 zu vermeiden.In the third embodiment according to 3 are the terminals A1, A2 of the ends of the conductor track 30 over a thicker insulating layer in the form of a SiO 2 layer 20a arranged to damage the oxide between the conductor track 30 , So the polysilicon resistor, and the semiconductor substrate 10 to avoid.

Bei der Herstellung werden bei einer bevorzugten Ausführungsform gleichzeitig zu der Halbleiterstruktur in weiteren Gräben im Substrat 10 Grabenkondensatoren für Speicherzellen gebildet, bei denen das Leiterbahnmaterial zur Bildung von Kondensatorplatten dient.During manufacture, in a preferred embodiment, the semiconductor structure is simultaneously formed in further trenches in the substrate 10 Trench capacitors formed for memory cells, in which the conductor material serves to form capacitor plates.

In einer anderen bevorzugten Ausführungsform werden gleichzeitig zu der Halbleiterstruktur unter Verwendung weiterer Gräben im Substrat 10 Graben- oder Trench-Transistorzellen gebildet, bei denen das Leiterbahnmaterial zur Bildung von Gate-Elektroden dient.In another preferred embodiment, the semiconductor structure is simultaneously formed using further trenches in the substrate 10 Trench or trench transistor cells are formed in which the conductor material serves to form gate electrodes.

Obwohl die vorliegende Erfindung vorstehend anhand bevorzugter Ausführungsbeispiele beschrieben wurde, ist sie darauf nicht beschränkt, sondern auf vielfältige Art und Weise modifizierbar.Even though the present invention above based on preferred embodiments It is not limited to this, but in many ways and modifiable.

Insbesondere soll der Begriff Substrat allgemein verstanden werden und Wafersubstrate, Schichtsubstrate, Epitaxiesubstrate etc. umfassen.Especially The term substrate should be understood in general and wafer substrates, layer substrates, Epitaxial substrates, etc. include.

Obwohl die Isolationsschichten in den obigen Beispielen als SiO2-Einzelschichten angenommen wurden, können diese selbstverständlich auch Mehrfachschichten (Sandwich-Schichten) sein.Although the insulating layers were assumed as SiO 2 single layers in the above examples, they may of course also be multilayers (sandwich layers).

Auch die Form der Faltung und die Anzahl der verwendeten Gräben ist beliebig variierbar.Also the shape of the fold and the number of trenches used is freely variable.

Claims (13)

Halbleiterstruktur mit: einem Substrat (10); einem oder einer Mehrzahl von in dem Substrat (10) vorgesehenen Gräben (15a–d); und einer Leiterbahn (30) mit einem ersten Anschluß (A1) an einem ersten Ende und einem zweiten Anschluß (A2) an einem zweiten Ende, wobei die Leiterbahn (30) derart in den oder die Gräben (15a–d) gefaltet ist, daß ihre Länge innerhalb eines jeweiligen Grabens (15a–d) zumindest die doppelte Grabentiefe beträgt, dadurch gekennzeichnet, daß in dem Substrat (10) eine hochdotierte Wanne (70) vorgesehen ist, in die die Gräben (15a–d) und die Leiterbahn (30) eingebettet sind.Semiconductor structure comprising: a substrate ( 10 ); one or a plurality of in the substrate ( 10 ) ( 15a -d); and a track ( 30 ) having a first terminal (A1) at a first end and a second terminal (A2) at a second end, the track ( 30 ) into the trench (s) ( 15a -D) is folded, that its length within a respective trench ( 15a D) at least twice the trench depth, characterized in that in the substrate ( 10 ) a heavily doped tub ( 70 ) into which the trenches ( 15a -D) and the track ( 30 ) are embedded. Halbleiterstruktur nach Anspruch 1, dadurch gekennzeichnet, daß zwischen dem Substrat (10) und der Leiterbahn (30) eine erste Isolationsschicht (20, 20a) vorgesehen ist.Semiconductor structure according to claim 1, characterized in that between the substrate ( 10 ) and the track ( 30 ) a first insulation layer ( 20 . 20a ) is provided. Halbleiterstruktur nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Leiterbahn (30) in den Gräben (15a–d) entlang der Seitenwände und des Bodens geführt ist.Semiconductor structure according to Claim 1 or 2, characterized in that the conductor track ( 30 ) in the trenches ( 15a -D) is guided along the side walls and the bottom. Halbleiterstruktur nach Anspruch 3, dadurch gekennzeichnet, daß oberhalb der Leiterbahn (30) in den Gräben (15a–d) eine zweite Isolationsschicht (40) vorgesehen ist.Semiconductor structure according to Claim 3, characterized in that above the conductor track ( 30 ) in the trenches ( 15a -D) a second insulation layer ( 40 ) is provided. Halbleiterstruktur nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Gräben (15a–d) mit einem nicht-leitenden oder einem zur Leiterbahn (30) isolierten Füllmaterial (50a–d) aufgefüllt sind.Semiconductor structure according to one of the preceding claims, characterized in that the trenches ( 15a -D) with a non-conductive or one to the conductor track ( 30 ) isolated filling material ( 50a -D) are filled. Halbleiterstruktur nach einem der vorangehenden Ansprüche 1, dadurch gekennzeichnet, daß die Wanne (70) einen insbesondere zur Oberfläche des Substrats (10) geführten elektrischen Anschluß aufweist.Semiconductor structure according to one of the preceding claims 1, characterized in that the well ( 70 ) one in particular to the surface of the substrate ( 10 ) has led electrical connection. Halbleiterstruktur nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Anschlüsse (A1, A2) der Leiterbahn (30) oberhalb eines parallel zur Oberfläche des Substrats (10) verlaufenden Abschnitts der Leiterbahn (30) vorgesehen sind.Semiconductor structure according to one of the preceding claims, characterized in that the connections (A1, A2) of the conductor track ( 30 ) above a plane parallel to the surface of the substrate ( 10 ) extending portion of the conductor track ( 30 ) are provided. Halbleiterstruktur nach Anspruch 7, dadurch gekennzeichnet, daß die erste Isolationsschicht (20, 20a) unterhalb der Anschlüsse (A1, A2) der Leiterbahn (30) dicker ausgebildet ist als im übrigen Bereich zwischen dem Substrat (10) und der Leiterbahn (30).Semiconductor structure according to Claim 7, characterized in that the first insulation layer ( 20 . 20a ) below the connections (A1, A2) of the track ( 30 ) is thicker than in the remaining area between the substrate ( 10 ) and the track ( 30 ). Halbleiterstruktur nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß oberhalb der Leiterbahn (30) eine dritte Isolationsschicht (60) vorgesehen ist.Semiconductor structure according to one of the preceding claims, characterized in that above the conductor track ( 30 ) a third insulation layer ( 60 ) is provided. Halbleiterstruktur nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß das Substrat (10) ein Si-Substrat ist, die erste Isolationsschicht eine SiO2-Schicht ist und das Leiterbahnmaterial Polysilizium ist.Semiconductor structure according to one of the preceding claims, characterized in that the substrate ( 10 ) is an Si substrate, the first insulation layer is an SiO 2 layer, and the wiring material is polysilicon. Verfahren zum Herstellen einer Halbleiterstruktur nach einem der Ansprüche 9 oder 10 mit den Schritten: Bereitstellen des Substrats (10), das die hochdotierte Wanne aufweist; Bilden der Gräben (15a–d); Bilden der ersten Isolationsschicht (20, 20a) auf dem Subtrat (10) und auf den Gräbenwänden und auf den Gräbenböden; Bilden der Leiterbahn (30) auf der ersten Isolationsschicht (20, 20a); Bilden der zweiten Isolationsschicht (40) auf der Leiterbahn (30); Auffüllen der Gräben (15a–d); Bilden der dritten Isolationsschicht (60) auf der Leiterbahn (30); und Bilden der Abschlüsse (A1, A2) durch die dritte Isolationsschicht.Method for producing a semiconductor structure according to one of Claims 9 or 10, comprising the steps of: providing the substrate ( 10 ), which has the highly doped tub; Forming the trenches ( 15a -d); Forming the first insulating layer ( 20 . 20a ) on the subtrate ( 10 ) and on the trench walls and on the trench bottoms; Forming the track ( 30 ) on the first insulation layer ( 20 . 20a ); Forming the second insulation layer ( 40 ) on the track ( 30 ); Filling the trenches ( 15a -d); Forming the third insulation layer ( 60 ) on the track ( 30 ); and forming the terminations (A1, A2) by the third insulating layer. Verfahren nach Anspruch 11, dadurch gekennzeichnet, daß gleichzeitig zu der Halbleiterstruktur in weiteren Gräben im Substrat (10) Grabenkondensatoren für Speicherzellen gebildet werden, bei denen das Leiterbahnmaterial zur Bildung von Kondensatorplatten dient.Method according to claim 11, characterized in that at the same time as the semiconductor structure in further trenches in the substrate ( 10 ) Grabenkondensatoren for memory cells are formed, in which the conductor material serves to form capacitor plates. Verfahren nach Anspruch 11, dadurch gekennzeichnet, daß gleichzeitig zu der Halbleiterstruktur unter Verwendung weiterer Gräben im Substrat (10) Graben- oder Trench-Transistorzellen gebildet werden, bei denen das Leiterbahnmaterial zur Bildung von Gate-Elektroden dient.Method according to claim 11, characterized in that at the same time as the semiconductor structure using further trenches in the substrate ( 10 ) Trench transistor cells are formed, in which the conductor material serves to form gate electrodes.
DE1999160563 1999-12-15 1999-12-15 Semiconductor structure and corresponding manufacturing method Expired - Fee Related DE19960563B4 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE1999160563 DE19960563B4 (en) 1999-12-15 1999-12-15 Semiconductor structure and corresponding manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE1999160563 DE19960563B4 (en) 1999-12-15 1999-12-15 Semiconductor structure and corresponding manufacturing method

Publications (2)

Publication Number Publication Date
DE19960563A1 DE19960563A1 (en) 2001-06-28
DE19960563B4 true DE19960563B4 (en) 2005-11-03

Family

ID=7932797

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1999160563 Expired - Fee Related DE19960563B4 (en) 1999-12-15 1999-12-15 Semiconductor structure and corresponding manufacturing method

Country Status (1)

Country Link
DE (1) DE19960563B4 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103779335A (en) * 2012-10-18 2014-05-07 德州仪器公司 High-resistance thin-film resistor and method of forming the resistor

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10361714B4 (en) 2003-12-30 2009-06-10 Infineon Technologies Ag Semiconductor device
DE102005043271B4 (en) * 2005-09-12 2011-07-28 Infineon Technologies AG, 81669 Device for measuring the temperature in vertically structured semiconductor devices during operation and combined test structure for detecting the reliability
US7560761B2 (en) * 2006-01-09 2009-07-14 International Business Machines Corporation Semiconductor structure including trench capacitor and trench resistor
JP5138274B2 (en) * 2007-05-25 2013-02-06 三菱電機株式会社 Semiconductor device

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01204446A (en) * 1988-02-09 1989-08-17 Nec Corp Semiconductor integrated circuit device
US5286670A (en) * 1991-05-08 1994-02-15 Korea Electronics And Telecommunications Research Institute Method of manufacturing a semiconductor device having buried elements with electrical characteristic
EP0439634B1 (en) * 1990-01-24 1996-12-18 Kabushiki Kaisha Toshiba Method of manufacturing a semiconductor device including a trench capacitor
US5602408A (en) * 1994-04-25 1997-02-11 Seiko Instruments Inc. Semiconductor device having polycrystalline silicon load devices
US5856702A (en) * 1996-04-19 1999-01-05 Nec Corporation Polysilicon resistor and method of producing same
US5867087A (en) * 1995-08-24 1999-02-02 Taiwan Semiconductor Manufacturing Company, Ltd. Three dimensional polysilicon resistor for integrated circuits

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01204446A (en) * 1988-02-09 1989-08-17 Nec Corp Semiconductor integrated circuit device
EP0439634B1 (en) * 1990-01-24 1996-12-18 Kabushiki Kaisha Toshiba Method of manufacturing a semiconductor device including a trench capacitor
US5286670A (en) * 1991-05-08 1994-02-15 Korea Electronics And Telecommunications Research Institute Method of manufacturing a semiconductor device having buried elements with electrical characteristic
US5602408A (en) * 1994-04-25 1997-02-11 Seiko Instruments Inc. Semiconductor device having polycrystalline silicon load devices
US5867087A (en) * 1995-08-24 1999-02-02 Taiwan Semiconductor Manufacturing Company, Ltd. Three dimensional polysilicon resistor for integrated circuits
US5856702A (en) * 1996-04-19 1999-01-05 Nec Corporation Polysilicon resistor and method of producing same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103779335A (en) * 2012-10-18 2014-05-07 德州仪器公司 High-resistance thin-film resistor and method of forming the resistor

Also Published As

Publication number Publication date
DE19960563A1 (en) 2001-06-28

Similar Documents

Publication Publication Date Title
DE3788499T2 (en) Semiconductor trench capacitor structure.
DE2542518C3 (en)
DE3037431C2 (en)
DE69621011T2 (en) CAPACITOR FOR INTEGRATED CIRCUIT
DE3816002C2 (en)
DE102009051745B4 (en) High-voltage transistor with multiple dielectric and manufacturing process
DE19727232C2 (en) Analog integrated semiconductor component and method for its production
EP1497862B1 (en) Semiconductor component comprising an integrated latticed capacitance structure
DE19501557C2 (en) CMOS semiconductor device and method of manufacturing the same
DE19653615A1 (en) Power semiconductor device fabricating method
DE3423211C2 (en) Semiconductor device
DE2502235A1 (en) CHARGE COUPLING SEMICONDUCTOR ARRANGEMENT
DE10343297A1 (en) Semiconductor component with poly-poly capacitor
DE10353387A1 (en) Power transistor arrangement and method for its production
DE10217567A1 (en) Semiconductor component with an integrated capacitance structure and method for its production
DE102014111279A1 (en) Semiconductor chip with integrated series resistors
DE10330490B4 (en) Integrated MIM capacitor structure
DE4425360C2 (en) Two-phase CCD and process for its production
DE10158798A1 (en) Capacitor and method of making a capacitor
DE19960563B4 (en) Semiconductor structure and corresponding manufacturing method
DE3635729A1 (en) ELECTRONIC ARRANGEMENT FOR PROTECTING INTEGRATED CIRCUITS FROM ELECTROSTATIC CHARGING AND METHOD FOR THE PRODUCTION THEREOF
DE4127795A1 (en) MANUFACTURING METHOD AND DESIGN OF A MOS TRANSISTOR
DE102005047409A1 (en) Semiconductor component has several strip elements forming electrodes intermeshing with one another and of which at least one strip element has a non-constant cross-section
EP1946340B1 (en) Electrical multilayer component having a special electrode shape for reducing the capacitance manufacturing tolerance
DE3941323C2 (en) Semiconductor element with an integrated inductance and method for its production

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee