JP2000244385A - フレーム生成回路 - Google Patents

Abstract

(57)【要約】 【課題】 移動通信システムあるいは衛星通信システム
の無線インターフェース上のフレームを基地局間で同期
させることを目的としたフレーム発生回路において、Ｇ
ＰＳクロック信号からの位相のズレが発生しない精度の
高いフレーム信号を生成可能なフレーム生成回路を提供
する。 【解決手段】 フレームカウンタ４４のカウント値をラ
ッチ回路４６でラッチし、このカウントラッチ信号２２
をマイクロプロセッサ２６に入力し、マイクロプロセッ
サ２６のクロック誤差解析結果に基づき、フレームカウ
ンタクロック３６の周波数を制御するフレーム生成回路
１２は、ＧＰＳ受信手段１０がＧＰＳに同期時には一定
間隔でマイクロプロセッサ２６に入力されるカウントラ
ッチ信号２２の各々に対する基準値からの誤差を監視
し、誤差がゼロとなるようフレームカウンタクロック周
波数を制御する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、移動通信システム
あるいは衛星通信システムの無線インターフェース上の
フレームを基地局間で同期させる、ＧＰＳクロック信号
からの位相のズレが発生しない精度の高いフレーム信号
を生成可能なフレーム生成回路に関する。

【０００２】

【従来の技術】従来のフレーム同期方式の一例が、特開
平９−９３１８６号公報に記載されている。この公報に
記載された移動通信システムの基地局間フレーム同期方
式は、システムの運用開始後に、コントロールセンタで
ＧＰＳの基準時刻とデジタル網から到来するＩＳＤＮク
ロックのタイミングとの位相差を測定して各主基地局に
通知し、主基地局において、自局が生成しているフレー
ムタイミングとＧＰＳの基準時刻をもとに発生した基準
タイミングとの位相差を測定して、この自局の位相差を
システムコントローラから通知された基準位相差と比較
してその差を検出する。そして、この位相差を第１のし
きい値と比較し、第１のしきい値以内であれば現時点の
フレームタイミングを維持し、第１のしきい値を超えた
場合はフレームタイミングの補正をおこない、全基地局
におけるフレームタイミングの一斉修正作業を不要にし
て、フレームタイミングの補正が移動局の通信に与える
影響を最小限に押さえる。

【０００３】さらに従来のフレーム生成回路を図８を参
照し説明する。図８は、従来のフレーム生成回路の構成
を表すブロック図である。フレーム発生回路１２は、Ｇ
ＰＳ受信手段１０から送信される時間情報１４，同期状
態信号１６およびＧＰＳクロック１８を入力し、処理す
ることによりフレーム信号４２を送出する。時間情報１
４と同期状態信号１６とは、マイクロプロセッサ２６に
入力される。マイクロプロセッサ２６は、入力された時
間情報１４と同期状態信号１６とによりゲート信号２４
を生成し送出する。ＧＰＳクロック信号１８とゲート信
号２４とは、論理回路３０へ入力される。論理回路３０
は、ゲート信号２４が入力されるとＧＰＳクロック信号
１８のタイミングでフレームカウンタロード信号２８を
出力する。フレームカウンタロード信号２８は、フレー
ムカウンタ４４へ入力される。フレームカウンタクロッ
ク４８を送出する発信器５０は、フレームカウンタクロ
ック４８をフレームカウンタ４４へ入力する。フレーム
カウンタ４４は、フレームカウンタクロック４８により
カウンタによりカウントし、カウントの基準値とのフレ
ームカウンタロード信号２８とのタイミングでフレーム
信号４２を送出する。特に移動通信システムあるいは衛
星通信システムにおける無線インタフェース上のフレー
ムを基地局間で同期させることを目的として、ＧＰＳレ
シーバ等の基準時刻信号源をからの時刻情報を入力とし
て構成されている。またこのような、ＧＰＳ時刻情報を
元としたフレーム生成回路は、一般的に図８に示される
一実施例のような構成である。

【０００４】

【発明が解決しようとする課題】上述の特開平９−９３
１８６号公報に記載の移動通信システムの基地局間フレ
ーム同期方式および図８に示す構成は、ＧＰＳクロック
信号と発振器との周波数精度差が大きい場合は、フレー
ムカウンタのフレームカウント周期とＧＰＳクロック信
号を元に作られるフレームカウンタロード信号の周期ず
れが頻繁に発生し、このときにフレームカウンタの出力
するフレーム信号のＧＰＳクロック信号からの位相ずれ
が発生するということがある。さらに、ＧＰＳ受信手段
が衛星に同期できない状態あるいは故障している間は、
論理回路からのロード信号は出力されず、フレームカウ
ンタは、発振器から出力されるクロック信号によりフリ
ーランカウント動作となる。その結果、フレームカウン
タの発生するフレーム信号の周波数精度は、発振器の精
度にのみ依存するため、正確なフレーム信号を得ること
ができない。

【０００５】本発明の目的は、フレームカウンタのフレ
ームカウント周期とＧＰＳクロック信号を元に作られる
フレームカウンタロード信号の周期ずれが発生しないよ
う動作することにより、フレームカウンタの出力するフ
レーム信号のＧＰＳクロック信号からの位相ずれの発生
頻度を減らすことができ、また常にフレームフレームカ
ウンタクロックがＧＰＳクロック信号に追従するよう動
作していることにより、ＧＰＳ受信手段が衛星に同期で
きない状態あるいはＧＰＳ受信手段の故障時にも、従来
に比べてより正確なフレーム信号を得ることができるフ
レーム生成回路を提供することにある。

【０００６】

【課題を解決するための手段】本発明のフレーム生成回
路は、衛星から送信されてくるＧＰＳ信号を受信し、前
記ＧＰＳ信号を解析し、前記ＧＰＳ信号に含まれる情報
を送信するＧＰＳ受信手段と、前記ＧＰＳ受信手段から
送信される前記ＧＰＳ信号に含まれる情報を受信し、Ｇ
ＰＳのクロック信号からの位相のズレが発生しない精度
の高いフレーム信号を生成し発信するフレーム生成回路
とを備えることを特徴とする。

【０００７】

【発明の実施の形態】本発明は、特に移動通信システム
または衛星通信システムにおける無線インタフェース上
のフレームを基地局間で同期させることを目的としたフ
レーム生成回路において、常にフレームカウンタクロッ
ク信号がＧＰＳクロック信号に追従するよう動作するこ
とにより、ＧＰＳクロック信号からの位相ずれが発生し
ない精度の高いフレーム信号を生成可能なような構成を
設けるものである。

【０００８】本発明の実施例の構成を図１から図３を参
照し詳細に説明する。図１は、本発明のフレーム発生回
路の構成を表すブロック図である。図２は、本発明のＧ
ＰＳ受信手段からの出力信号のタイミングチャートを表
す図である。図３は、本発明の論理回路を表す図であ
る。図１に示すように、衛星から送信されてくるＧＰＳ
（ｇｌｏｂａｌ ｐｏｓｉｔｉｏｎｉｎｇ Ｓｙｓｔｅ
ｍ）信号を受信し、ＧＰＳ信号を解析し、ＧＰＳ信号に
含まれる情報を送信するＧＰＳ受信手段１０と、ＧＰＳ
受信手段１０から送信されるＧＰＳ信号に含まれる情報
を受信し、ＧＰＳのクロック信号からの位相のズレが発
生しない精度の高いフレーム信号を生成し発信するフレ
ーム生成回路１２とから構成される。ＧＰＳ信号に含ま
れる信号は、図２に示すように、衛星を介して送信され
てくる時間に関する情報で月，日，年，積算日，時，
分，秒を表すフォーマットでシリアル出力する時間情報
１４と、ＧＰＳ受信手段１０のＧＰＳ同期状態を示し、
ロウで同期状態を示しハイで非同期状態を示す同期状態
信号１６と、時刻情報１４の直後に出力され直前の時刻
をパルスで出力し、パルスの立ち上がりエッジがＧＰＳ
時刻となるＧＰＳクロック信号１８とを有する。また、
ＧＰＳクロック信号１８は一般的には一秒周期のパルス
信号であり、そのパルスのエッジ時刻がＧＰＳ時刻とな
っている。

【０００９】フレーム発生回路１２は、時間情報１４と
同期状態信号１６とを常に監視し、クロック誤差解析を
おこないクロック誤差解析結果に基づき制御するための
デジタル制御信号２０を送信し、カウントラッチ信号２
２を受信し、フレーム周期あるいはその整数倍の周期で
ゲート信号２４を送信するマイクロプロセッサ２６と、
ＧＰＳクロック信号１８が入力し、ゲート信号２４が入
力しゲート信号２４がオンのときにＧＰＳクロック信号
１８を通過させ、フレームカウンタロード信号２８を出
力する論理回路３０と、デジタル制御信号２０をアナロ
グ制御信号３２へ変換し送出するＤ／Ａ変換器３４と、
アナログ制御信号３２を入力しフレームの信号を発生さ
せるためのカウントをするクロックであるフレームカウ
ンタクロック３６を発生させるＶＣＯ（電圧制御発信
器）３８と、フレームカウンタクロック３６の入力によ
りクロックの変化するタイミングごとに加算または減算
してカウントした値であるフレームカウント値４０を保
持，送出し、フレームカウント値４０がフレームカウン
タロード信号２８の変化するタイミングでラッチしこれ
によりフレーム信号４２を送出するフレームカウンタ４
４と、フレームカウンタロード信号２８の変化するタイ
ミングでフレームカウント値４０がラッチされカウント
ラッチ信号２２を送出するラッチ回路４６とを備える。

【００１０】ここでカウンタラッチ信号２２は、マイク
ロプロセッサ２６においてあらかじめ決められた内部カ
ウンタ基準値と比較処理される。カウンタラッチ信号２
２と内部カウンタ基準値が等しくなるようマイクロプロ
セッサ２６は、Ｄ／Ａ変換器３４を通してＶＣＯ３８の
出力信号であるフレームカウンタクロック３６の周波数
制御をおこなう。フレームカウンタクロック３６は、フ
レームカウンタ４４に供給され、フレームカウンタ出力
がフレーム信号として出力される。またＧＰＳ受信手段
１０がＧＰＳに非同期時には、フレームカウンタクロッ
ク周波数を非同期となる直前の値に保持するという動作
を実行する。

【００１１】論理回路３０は、図３に示すようにＯＲ回
路の一方の入力側にゲート信号２４が入力され、ＯＲ回
路のもう一方の入力側にＧＰＳクロック信号１８がイン
バータを挟んで入力され、出力側がゲート信号２４が入
力されるとＧＰＳクロック信号１８のタイミングでフレ
ームカウンタロード信号２８を出力する。一例として、
１秒周期で論理回路３０に入力されるＧＰＳクロック信
号１８に対し、マイクロプロセッサ２６から４秒周期で
ゲート信号２４を出力すると、フレームカウンタ４４
は、４秒周期でフレームカウンタロード信号２８が出力
される。また、論理回路３０のフレームカウンタロード
信号２８は、フレームカウンタ４４のカウンタロード信
号として用いられ、この信号の入力時には、フレームカ
ウンタ４４のカウント動作は初期状態に戻される。

【００１２】次に、本発明の実施例の動作を図４から図
６を参照し詳細に説明する。図４は、本発明の周波数精
度差の無いときのフレームカウンタの動作のタイミング
チャートを表す図である。図５は、本発明のＶＣＯ周波
数が低いときのフレームカウンタの動作のタイミングチ
ャートを表す図である。図６は、本発明のＶＣＯ周波数
が高いときのフレームカウンタの動作のタイミングチャ
ートを表す図である。

【００１３】ＧＰＳクロック信号１８とＶＣＯ３８との
間に周波数誤差が無い場合の動作ついて図４のタイミン
グ図を用いて説明する。本実施例の動作については、一
例として簡単のためにフレームカウンタロード信号２８
を１０秒周期の信号とし、フレームカウンタクロック３
６を１００Ｈｚのクロック信号とし、フレームカウンタ
４４は０から順次アップカウントし、カウンタが０の時
にフレーム信号４２を出力するものとする。また、フレ
ームカウンタロード信号２８の入力時にロードされる値
は０とする。

【００１４】図４では、ＧＰＳクロック信号１８とフレ
ームカウンタクロック３６との周波数精度差がないた
め、フレームカウンタ４４は９９９９までカウントした
後、次のフレームカウンタクロック３６の立ち上がりエ
ッジで０がロードされその後順次カウントアップ動作を
おこなう。周波数精度差が無い場合には、このタイミン
グ動作を繰り返す。また、フレームカウント値４０は、
フレームカウンタロード信号２８の立ち下がりエッジで
ラッチ回路４６でラッチされる。図４では、９９９９が
ラッチされ、この値はマイクロプロセッサ２６へ入力さ
れる。マイクロプロセッサ２６は、カウントラッチ信号
２２の値とあらかじめ決められたフレームカウント基準
値との比較をおこなう。ここであらかじめ定めたフレー
ムカウント基準値は、９９９９でありカウントラッチ信
号２２の値と一致しているために、Ｄ／Ａ変換器３４へ
出力されるディジタル制御値の値は前回と変わらず、結
果としてフレームカウンタクロックの周波数も変化しな
い。

【００１５】次に、図５に示すように、周波数精度差の
無いときに比べてＶＣＯの周波数が低い時のフレームカ
ウンタの動作例を示したものである。本動作例は、フレ
ームカウント値４０が９９９９とカウントアップする前
にフレームカウンタロード信号２８により０にロードさ
れる。また、フレームカウント値９９９８が、ラッチさ
れマイクロプロセッサ２６においてフレームカウント基
準値９９９９と比較される。マイクロプロセッサ２６
は、フレームカウント値がフレームカウント基準値より
１だけ小さいことからフレームカウンタクロック周波数
が低いことを判断し、前回の値よりアップしたディジタ
ル制御信号２０を出力する。Ｄ／Ａ変換器３４のアナロ
グ制御信号３２は、前回の値より高い値となり、ＶＣＯ
３８の周波数を高くするよう動作する。

【００１６】次に、図６に示すように、図６は図５の逆
で、周波数精度差の無いときに比べてＶＣＯ３８の周波
数が高い時のフレームカウンタの動作例を示したもので
ある。本動作例は、フレームカウント値４０が９９９９
から１００００とカウントアップした後に、フレームカ
ウンタロード信号２８により０にロードされる。またフ
レームカウント値１００００が、ラッチされマイクロプ
ロセッサ２６においてフレームカウント基準値９９９９
と比較される。マイクロプロセッサ２６は、フレームカ
ウント値が基準値より１だけ大きいことからフレームカ
ウンタクロック周波数が高いことを判断し、前回の値よ
りダウンしたディジタル制御信号２０を出力する。ここ
でＤ／Ａ変換器３４のアナログ制御信号３２は、前回の
値より低い値となり、ＶＣＯ３８の周波数を低くするよ
う動作する。

【００１７】さらに、ＧＰＳ受信手段１０がＧＰＳに同
期できない時あるいは故障等のＧＰＳ受信手段の異常を
検出している間は、マイクロプロセッサ２６がディジタ
ル制御信号２０の値を異常検出時直前の値に保持するよ
う動作する。また、この状態となったときは、フレーム
カウンタ４４にフレームカウンタロード信号２８が入力
されないため、フレームカウンタ４４が０〜９９９９の
間でカウント動作するようマクロプロセッサから制御さ
れる。このため、異常検出時においてもフレーム信号４
２は連続的に出力される。すなわち、フレーム生成回路
１２は、ロードされる直前のフレームカウンタの値をラ
ッチし、マイクロプロセッサ２６においてフレームカウ
ント基準値と比較することにより周波数誤差を０とする
べくフレームカウンタクロック周波数を制御することに
より、常にフレームカウンタクロック３６をＧＰＳクロ
ック１８に同期させるよう動作する。

【００１８】次に、本発明の他の実施例の構成を図７を
参照し詳細に説明する。図７は、本発明のＧＰＳ非同期
状態でのフレームカウンタの制御例を表す図である。本
発明の他の実施例は、基本的構成は上述の実施例の通り
であるが、ＧＰＳ受信手段１０が衛星に同期できない状
態あるいはＧＰＳ受信手段１０の故障時の、マイクロプ
ロセッサ２６が出力するディジタル信号の値の動作につ
いてさらに工夫している。動作例について図８に示すよ
うに、電源投入直後の初期状態は、ＶＣＯ３８の周波数
が安定していないため、カウントラッチ信号はカウンタ
基準と一致しない状態が頻繁に発生し、その都度ＶＣＯ
３８に対する制御がおこなわれる。その後、しばらくす
るとＶＣＯ３８の周波数は安定状態となる。この状態と
なると、ＶＣＯ３８に対する制御周期は初期状態に比べ
て十分長くなり、ある一定間隔で決まったパターンでＶ
ＣＯ３８に対する制御がおこなわれることが予想され
る。マイクロプロセッサ２６は、ある一定間隔で決まっ
た制御パターンを記憶しておき、ＧＰＳ受信手段１０が
衛星に同期できない状態あるいはＧＰＳ受信手段１０の
故障時には、あらかじめ記憶しておいた制御パターンで
ＶＣＯ３８に対する制御をおこなう。図７において非同
期状態での実線で表わされた部分は、制御をおこなった
場合であり、点線で表わされた部分は、制御を行わず非
同期状態となる直前の状態を保持している場合を示して
いる。前者の制御をおこなう場合の方がカウントラッチ
信号２２がカウンタ基準値付近で変化していることがわ
かる。

【００１９】

【発明の効果】本発明のフレーム生成回路は、ロードさ
れる直前のフレームカウンタの値をラッチし、マイクロ
プロセッサにおいてフレームカウント基準値と比較する
ことにより周波数誤差をゼロとするべくフレームカウン
タクロック周波数を制御することにより、フレーム信号
のＧＰＳクロック信号からの位相ずれの発生頻度を減ら
すことができ、結果として精度の高いフレーム信号を得
ることができる。このことは、図４に示す周波数精度差
が無い時のフレームカウンタ動作例では、フレーム信号
がフレームカウンタロード信号のロウの区間の中央に出
力されている。これが図５の場合ではフレームカウンタ
ロード信号のロウの区間中の前半に出力され、更に図６
の場合では、フレームカウンタロード信号のロウの区間
中の後半に出力されることにより示されている。

【００２０】すなわち、従来のフレーム生成回路におい
てはフレームカウンタクロックの周波数がＧＰＳクロッ
ク信号により制御されないため、図５あるいは図６に示
される動作が頻繁に発生し、フレーム信号の間隔が一定
にならないが、本発明の回路では位相ずれの発生頻度が
従来に比べて大幅に減少するため、精度の高いフレーム
信号を得ることができる。

【００２１】さらには、本実施例では、常にフレームフ
レームカウンタクロックがＧＰＳクロック信号に追従す
るよう動作しており、ＧＰＳ受信手段が衛星に同期でき
ない状態あるいはＧＰＳ受信手段の故障時には、フレー
ムカウンタクロック周波数を非同期となる直前の値に保
持するとう従来と同様の動作を実行することにより、フ
レームカウンタクロックはＧＰＳクロック信号にほぼ同
期した状態を維持するため、従来の回路に比べ正確なフ
レーム信号を生成可能である。

【００２２】従って、常にフレームフレームカウンタク
ロックが、ＧＰＳクロック信号に追従するよう動作して
いることにより、フレームカウンタのフレームカウント
周期とＧＰＳクロック信号とを元に作られるフレームカ
ウンタロード信号の時間的なずれが発生しなくなり、結
果としてフレーム信号のＧＰＳクロック信号からの位相
ずれの度合いが一定となり、精度の高いフレーム信号を
生成できるという効果が得られる。また、ＧＰＳ受信手
段が衛星に同期できない状態あるいはＧＰＳ受信手段の
故障時にも、従来回路に比べてより精度の高いフレーム
信号を得ることができるという効果も得られる。

【００２３】このように、本実施例では、ＧＰＳ受信手
段が衛星に同期できない状態あるいはＧＰＳ受信手段の
故障時においても、ＧＰＳが同期状態で且つ電圧制御発
振器の安定状態となっている時の制御パターンをマイク
ロプロセッサが実効することにより、制御を行わない状
態に比べより精度の高いフレーム信号を生成できるとい
う効果が得られる。

【図面の簡単な説明】

【図１】本発明のフレーム発生回路の構成を表すブロッ
ク図である。

【図２】本発明のＧＰＳ受信手段からの出力信号のタイ
ミングチャートを表す図である。

【図３】本発明の論理回路を表す図である。

【図４】本発明の周波数精度差の無いときのフレームカ
ウンタの動作のタイミングチャートを表す図である。

【図５】本発明のＶＣＯ周波数が低いときのフレームカ
ウンタの動作のタイミングチャートを表す図である。

【図６】本発明のＶＣＯ周波数が高いときのフレームカ
ウンタの動作のタイミングチャートを表す図である。

【図７】本発明のＧＰＳ非同期状態でのフレームカウン
タの制御例を表す図である。

【図８】従来のフレーム生成回路の構成を表すブロック
図である。

【符号の説明】

１０ ＧＰＳ受信手段 １２ フレーム生成回路 １４ 時間情報 １６ 周期状態信号 １８ ＧＰＳクロック信号 ２０ デジタル制御信号 ２２ カウントラッチ信号 ２４ ゲート信号 ２６ マイクロプロセッサ ２８ フレームカウンタロード信号 ３０ 論理回路 ３２ デジタル制御信号 ３４ Ｄ／Ａ変換器 ３６ フレームカウンタクロック ３８ ＶＣＯ ４０ フレームカウント値 ４２ フレーム信号 ４４ フレームカウンタ ４６ ラッチ回路 ４８ フレームカウンタクロック ５０ 発信器

Claims (6)

【特許請求の範囲】
1. 【請求項１】衛星からＧＰＳ（ｇｌｏｂａｌ ｐｏｓｉ
   ｔｉｏｎｉｎｇ Ｓｙｓｔｅｍ）信号を受信し、前記Ｇ
   ＰＳ信号に含まれる時間情報，衛星との同期情報である
   同期状態信号および前記時間情報に連動するパルスであ
   るＧＰＳクロック信号から前記ＧＰＳに同期したフレー
   ム信号を生成し送出することを特徴とするフレーム生成
   回路。
2. 【請求項２】移動通信システムまたは衛星通信システム
   における無線インタフェース上のフレームを基地局間で
   同期させることを目的としたフレーム生成回路におい
   て、 常にフレームカウンタクロック信号がＧＰＳクロック信
   号に追従するよう動作することにより、ＧＰＳクロック
   信号からの位相ずれが発生しない精度の高いフレーム信
   号を生成することを特徴とするフレーム生成回路。
3. 【請求項３】衛星から送信されてくるＧＰＳ信号を受信
   し、前記ＧＰＳ信号を解析し、前記ＧＰＳ信号に含まれ
   る情報を送信するＧＰＳ受信手段と、 前記ＧＰＳ受信手段から送信される前記ＧＰＳ信号に含
   まれる情報を受信し、ＧＰＳのクロック信号からの位相
   のズレが発生しない精度の高いフレーム信号を生成し発
   信するフレーム生成回路と、を備えることを特徴とする
   フレーム生成回路。
4. 【請求項４】前記ＧＰＳ信号に含まれる情報は、 時間に関する情報で月，日，年，積算日，時，分，秒を
   表すフォーマットでシリアル出力する時間情報と、 前記ＧＰＳ受信手段のＧＰＳ同期状態を示し、ロウで同
   期状態を示しハイで非同期状態を示す同期状態信号と、 前記時刻情報の直後に出力され直前の時刻をパルスで出
   力し、パルスの立ち上がりエッジがＧＰＳ時刻となるＧ
   ＰＳクロック信号と、を有することを特徴とする請求項
   ３記載のフレーム生成回路。
5. 【請求項５】前記フレーム生成回路は、 前記時間情報と前記同期状態信号と監視し、クロック誤
   差解析結果に基づき制御するためのデジタル制御信号を
   送信し、ラッチのための信号であるカウントラッチ信号
   を受信し、フレーム周期あるいはその整数倍の周期でゲ
   ート信号を送信するマイクロプロセッサと、 前記ＧＰＳクロック信号が入力し、前記ゲート信号が入
   力し、前記ゲート信号がオンのときに前記ＧＰＳクロッ
   ク信号が通過し、フレームカウンタロード信号を出力す
   る論理回路と、 前記デジタル制御信号をアナログ制御信号へ変換し送出
   するＤ／Ａ変換器と、 前記アナログ制御信号を入力しフレームの信号を発生さ
   せるためのカウントをするクロックであるフレームカウ
   ンタクロックを発生させ送出するＶＣＯ（電圧制御発信
   器）と、 前記フレームカウンタクロックの入力によりクロックの
   変化するタイミングごとに加算または減算してカウント
   した値であるフレームカウント値を保持，送出し、前記
   フレームカウント値が前記フレームカウンタロード信号
   の変化するタイミングでラッチしこれにより前記フレー
   ム信号を送出するフレームカウンタと、 前記フレームカウンタロード信号を入力し、前記フレー
   ムカウンタロード信号の変化するタイミングで前記フレ
   ームカウント値がラッチされ前記カウントラッチ信号を
   送出するラッチ回路と、を有することを特徴とする請求
   項４記載のフレーム生成回路。
6. 【請求項６】前記論理回路は、 前記ＧＰＳクロック信号が入力され信号を反転し出力す
   るインバータと、 一方の入力側に前記ゲート信号が入力し、もう一方の入
   力側に前記インバータからの出力を入力し、出力側が前
   記ゲート信号が入力されると前記インバータを介して入
   力されたＧＰＳクロック信号のタイミングで前記フレー
   ムカウンタロード信号を出力するＯＲ回路と、を有する
   ことを特徴とする請求項５記載のフレーム生成回路。