[go: nahoru, domu]

JP2011209405A - Display device and electronic device - Google Patents

Display device and electronic device Download PDF

Info

Publication number
JP2011209405A
JP2011209405A JP2010075058A JP2010075058A JP2011209405A JP 2011209405 A JP2011209405 A JP 2011209405A JP 2010075058 A JP2010075058 A JP 2010075058A JP 2010075058 A JP2010075058 A JP 2010075058A JP 2011209405 A JP2011209405 A JP 2011209405A
Authority
JP
Japan
Prior art keywords
substrate
pixel
wiring
pixel array
potential
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010075058A
Other languages
Japanese (ja)
Inventor
Keisuke Omoto
啓介 尾本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2010075058A priority Critical patent/JP2011209405A/en
Publication of JP2011209405A publication Critical patent/JP2011209405A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a display panel with slimmer border without limiting a function of a peripheral circuit part for driving pixels of a pixel array part.SOLUTION: As a substrate constituting a display panel 70, a bendable substrate such as a stainless substrate or a plastic substrate is used. The pixel array part 30 is mounted on a substrate body part 70. Peripheral circuit parts 80, 80, 80are disposed at substrate end parts 70, 70, 70bent at least at one side in the circumference of the pixel array part 30 to be located at the display back side. Thus, the display panel 70 with slimmer border can be provided without limiting the function of the peripheral circuit parts 80, 80, 80.

Description

本発明は、表示装置及び電子機器に関し、特に、電気光学素子を含む画素が行列状(マトリクス状)に2次元配置されてなる表示装置及び当該表示装置を有する電子機器に関する。   The present invention relates to a display device and an electronic device, and more particularly to a display device in which pixels including electro-optical elements are two-dimensionally arranged in a matrix (matrix shape) and an electronic device having the display device.

近年、画像表示を行う表示装置の分野では、画素(画素回路)が行列状に配置されてなる平面型(フラットパネル型)の表示装置が急速に普及している。平面型の表示装置の一つとして、デバイスに流れる電流値に応じて発光輝度が変化する、所謂電流駆動型の電気光学素子を画素の発光素子として用いた表示装置がある。電流駆動型の電気光学素子としては、有機材料のエレクトロルミネッセンス(Electroluminescence;EL)を利用し、有機薄膜に電界をかけると発光する現象を用いた有機EL素子が知られている。   In recent years, in the field of display devices that perform image display, flat type (flat panel type) display devices in which pixels (pixel circuits) are arranged in a matrix are rapidly spreading. As one of flat-type display devices, there is a display device using a so-called current-driven electro-optical element whose light emission luminance changes according to a current value flowing through the device as a light-emitting element of a pixel. As a current-driven electro-optical element, an organic EL element using a phenomenon that emits light when an electric field is applied to an organic thin film is known using electroluminescence (EL) of an organic material.

画素の発光素子として有機EL素子を用いた有機EL表示装置は次のような特長を持っている。すなわち、有機EL素子は、10V以下の印加電圧で駆動できるために低消費電力である。有機EL素子は、自発光素子であるために液晶表示装置に比べて、画像の視認性が高く、しかもバックライト等の照明部材を必要としないために軽量化及び薄型化が容易である。更に、有機EL素子は、応答速度が数μsec程度と非常に高速であるために動画表示時の残像が発生しない。   An organic EL display device using an organic EL element as a light emitting element of a pixel has the following features. That is, since the organic EL element can be driven with an applied voltage of 10 V or less, the power consumption is low. Since the organic EL element is a self-luminous element, the image visibility is higher than that of the liquid crystal display device, and it does not require an illumination member such as a backlight. Therefore, the organic EL element can be easily reduced in weight and thickness. Furthermore, since the organic EL element has a very high response speed of about several μsec, an afterimage does not occur when displaying a moving image.

有機EL表示装置では、液晶表示装置と同様に、その駆動方式として単純(パッシブ)マトリクス方式とアクティブマトリクス方式とを採ることができる。但し、単純マトリクス方式の表示装置は、構造が簡単であるものの、電気光学素子の発光期間が走査線(即ち、画素数)の増加によって減少するために、大型でかつ高精細な表示装置の実現が難しいなどの問題がある。   As in the liquid crystal display device, the organic EL display device can adopt a simple (passive) matrix method and an active matrix method as its driving method. However, although the simple matrix display device has a simple structure, the light-emission period of the electro-optic element decreases with an increase in the number of scanning lines (that is, the number of pixels), thereby realizing a large and high-definition display device. There are problems such as difficult.

そのため、近年、電気光学素子に流れる電流を、当該電気光学素子と同じ画素内に設けられる能動素子、例えば、絶縁ゲート型電界効果トランジスタによって制御するアクティブマトリクス方式の表示装置の開発が盛んに行われている。絶縁ゲート型電界効果トランジスタとしては、一般には、TFT(Thin Film Transistor;薄膜トランジスタ)が用いられる。アクティブマトリクス方式の表示装置は、電気光学素子が1表示フレームの期間に亘って発光を持続するために、大型でかつ高精細な表示装置の実現が容易である。   For this reason, in recent years, active matrix display devices in which the current flowing through the electro-optic element is controlled by an active element provided in the same pixel as the electro-optic element, for example, an insulated gate field effect transistor, have been actively developed. ing. As the insulated gate field effect transistor, a TFT (Thin Film Transistor) is generally used. An active matrix display device can easily realize a large-sized and high-definition display device because the electro-optical element continues to emit light over a period of one display frame.

アクティブマトリクス方式により駆動される、電流駆動型の電気光学素子を含む画素回路にあっては、電気光学素子に加えて、当該電気光学素子を駆動するための駆動回路を備えている。この駆動回路として、電流駆動型の電気光学素子である有機EL素子21を駆動トランジスタ22、書込みトランジスタ23、及び、保持容量24を有する構成の画素回路が知られている(例えば、特許文献1を参照)。   A pixel circuit including a current-driven electro-optical element that is driven by an active matrix method includes a drive circuit for driving the electro-optical element in addition to the electro-optical element. As this driving circuit, a pixel circuit having a configuration in which an organic EL element 21 which is a current-driven electro-optical element includes a driving transistor 22, a writing transistor 23, and a storage capacitor 24 is known (for example, see Patent Document 1). reference).

特許文献1には、単位画素20bが多数されてなる画素アレイ部30が搭載された表示パネル70上に、周辺回路部(40,50,60)が搭載された有機EL表示装置10Bが記載されている(特許文献1の段落番号0027、図1、及び、図10等を参照)。 Patent Document 1 discloses an organic EL display device 10 B in which peripheral circuit units (40, 50, 60) are mounted on a display panel 70 on which a pixel array unit 30 including a large number of unit pixels 20 b is mounted. (See paragraph No. 0027, FIG. 1, FIG. 10, etc. of Patent Document 1).

また、特許文献1には、同一の単位画素20bを構成する上下2行に属する4つのサブピクセル20W,20R,20G,20Bに対して、1本の電源供給線32(32-1〜32-m)を共通化することが記載されている。特許文献1には更に、1本の電源供給線32を共通化することにより、書込み走査回路40について回路規模を削減できるために、表示パネル70の狭額縁化を図ることができる旨が記載されている(特許文献1の段落番号0136等を参照)。ここで、「額縁」とは、表示パネル70上の画素アレイ部30の周囲の画像表示に寄与しない領域部分を言う。 In Patent Document 1, one power supply line 32 (32) is provided for four subpixels 20 W , 20 R , 20 G , and 20 B belonging to two upper and lower rows constituting the same unit pixel 20 b. -1 to 32 -m ). Japanese Patent Application Laid-Open No. H10-260260 further describes that the display panel 70 can be narrowed because the circuit scale of the write scanning circuit 40 can be reduced by sharing one power supply line 32. (See paragraph number 0136 of Patent Document 1). Here, the “frame” refers to a region portion that does not contribute to image display around the pixel array unit 30 on the display panel 70.

特開2009−103868号公報JP 2009-103868 A

上述したように、画素アレイ部の各画素を駆動する周辺回路部を構成する回路素子数や配線数を削減し、周辺回路部の回路規模を縮小することにより、表示パネルの狭額縁化を図ることができる。しかしながら、周辺回路部を構成する回路素子数や配線数の削減による回路規模の縮小化には限界があるため、表示パネルの狭額縁化にも限界が生ずる。そして、表示パネルの更なる狭額縁化の要求に応えるには、周辺回路部の機能を制限することで、周辺回路部の回路規模の縮小化を図らざるを得ない場合がある。   As described above, the display panel is narrowed by reducing the number of circuit elements and wires constituting the peripheral circuit unit that drives each pixel of the pixel array unit and reducing the circuit scale of the peripheral circuit unit. be able to. However, since there is a limit to reducing the circuit scale by reducing the number of circuit elements and the number of wirings constituting the peripheral circuit portion, there is a limit to narrowing the display panel. In order to meet the demand for further narrowing the frame of the display panel, it is sometimes necessary to reduce the circuit scale of the peripheral circuit unit by limiting the functions of the peripheral circuit unit.

そこで、本発明は、画素アレイ部の各画素を駆動する周辺回路部の機能を制限することなく、表示パネルの更なる狭額縁化を図ることが可能な表示装置及び当該表示装置を有する電子機器を提供することを目的とする。   Accordingly, the present invention provides a display device capable of further narrowing the frame of a display panel without limiting the function of the peripheral circuit unit that drives each pixel of the pixel array unit, and an electronic apparatus having the display device The purpose is to provide.

上記目的を達成するために、本発明による表示装置は、
折り曲げ可能な基板と、
電気光学素子を含む画素が前記基板上に配置されてなる画素アレイ部と、
前記基板上の前記画素アレイ部の周辺の少なくとも1辺において折り曲げられた基板端部と、
前記基板端部に配置され、前記画素アレイ部の各画素を駆動する周辺回路部と
を備える。
In order to achieve the above object, a display device according to the present invention comprises:
A foldable substrate;
A pixel array unit in which pixels including electro-optic elements are disposed on the substrate;
A substrate end bent at at least one side of the periphery of the pixel array portion on the substrate;
And a peripheral circuit unit that is disposed at an end of the substrate and drives each pixel of the pixel array unit.

上記構成の表示装置において、基板が画素アレイ部の周辺の少なくとも1辺において折り曲げられることで、その折り曲げられた基板端部の分だけ、画素アレイ部の周囲の画像表示に寄与しない領域部分、即ち、額縁を縮小化できる。このとき、周辺回路部は、画素アレイ部とは、折り曲げ部を介して同じ基板上に位置する。従って、周辺回路部と画素アレイ部との間に端子等のコンタクト部が介在しなくても、周辺回路部と画素アレイ部との間を電気的に接続できる。また、基板端部については、画素アレイ部が搭載される基板本体の大きさの範囲内であればその大きさが制限されることはない。従って、基板端部に配置される周辺回路部の規模、ひいては当該周辺回路部の機能が制限されることもない。   In the display device having the above-described configuration, the substrate is bent on at least one side of the periphery of the pixel array unit, so that an area portion that does not contribute to image display around the pixel array unit is equivalent to the bent substrate end, that is, , Can reduce the frame. At this time, the peripheral circuit portion is located on the same substrate as the pixel array portion via the bent portion. Therefore, the peripheral circuit portion and the pixel array portion can be electrically connected without a contact portion such as a terminal interposed between the peripheral circuit portion and the pixel array portion. Further, the size of the substrate end is not limited as long as it is within the range of the size of the substrate body on which the pixel array unit is mounted. Therefore, the scale of the peripheral circuit unit arranged at the end of the substrate and the function of the peripheral circuit unit is not limited.

本発明によれば、折り曲げ可能な基板を用い、画素アレイ部の周辺の少なくとも1辺において折り曲げられた基板端部に周辺回路部を配置することで、当該周辺回路部の機能を制限することなく、表示パネルの更なる狭額縁化を図ることができる。   According to the present invention, by using a foldable substrate and disposing the peripheral circuit portion at the end of the substrate that is bent on at least one side of the periphery of the pixel array portion, the function of the peripheral circuit portion is not limited. Further, it is possible to further narrow the frame of the display panel.

本発明の一実施形態に係る表示装置の表示パネルの構造の概略を示す正面図である。It is a front view which shows the outline of the structure of the display panel of the display apparatus which concerns on one Embodiment of this invention. 実施形態に係る表示装置の表示パネルを示す断面図であり、(A)は表示パネルの折り曲げ前の断面図を、(B)は表示パネルの折り曲げ後の断面図をそれぞれ示している。It is sectional drawing which shows the display panel of the display apparatus which concerns on embodiment, (A) is sectional drawing before bending of a display panel, (B) has shown sectional drawing after bending of a display panel, respectively. 表示装置の表示パネルの他の構造の概略を示す正面図である。It is a front view which shows the outline of the other structure of the display panel of a display apparatus. 実施形態に係る表示パネルにおける折り曲げ部に位置する配線部の層構造1を示す断面図である。It is sectional drawing which shows the layer structure 1 of the wiring part located in the bending part in the display panel which concerns on embodiment. 実施形態に係る表示パネルにおける折り曲げ部に位置する配線部の層構造2を示す断面図である。It is sectional drawing which shows the layer structure 2 of the wiring part located in the bending part in the display panel which concerns on embodiment. 配線部の各配線のレイアウトを示す配線パターン図である。It is a wiring pattern figure which shows the layout of each wiring of a wiring part. 本発明が適用される有機EL表示装置の構成の概略を示すシステム構成図である。1 is a system configuration diagram showing an outline of a configuration of an organic EL display device to which the present invention is applied. 本発明が適用される有機EL表示装置の画素の回路構成の一例を示す回路図である。It is a circuit diagram which shows an example of the circuit structure of the pixel of the organic electroluminescence display to which this invention is applied. 本発明が適用される有機EL表示装置の基本的な回路動作の説明に供するタイミング波形図である。It is a timing waveform diagram with which it uses for description of the basic circuit operation | movement of the organic electroluminescence display to which this invention is applied. 本発明が適用される有機EL表示装置の基本的な回路動作の動作説明図(その1)である。It is operation | movement explanatory drawing (the 1) of the basic circuit operation | movement of the organic electroluminescence display to which this invention is applied. 本発明が適用される有機EL表示装置の基本的な回路動作の動作説明図(その2)である。It is operation | movement explanatory drawing (the 2) of basic circuit operation | movement of the organic electroluminescence display to which this invention is applied. 駆動トランジスタの閾値電圧Vthのばらつきに起因する課題の説明に供する特性図である。FIG. 10 is a characteristic diagram for explaining a problem caused by variation in threshold voltage V th of a driving transistor. 駆動トランジスタの移動度μのばらつきに起因する課題の説明に供する特性図である。It is a characteristic view with which it uses for description of the subject resulting from the dispersion | variation in the mobility (mu) of a drive transistor. 閾値補正、移動度補正の有無による映像信号の信号電圧Vsigと駆動トランジスタのドレイン−ソース間電流Idsとの関係の説明に供する特性図である。FIG. 6 is a characteristic diagram for explaining a relationship between a signal voltage V sig of a video signal and a drain-source current I ds of a driving transistor depending on whether or not threshold correction and mobility correction are performed. 本発明が適用されるテレビジョンセットの外観を示す斜視図である。It is a perspective view which shows the external appearance of the television set to which this invention is applied. 本発明が適用されるデジタルカメラの外観を示す斜視図であり、(A)は表側から見た斜視図、(B)は裏側から見た斜視図である。It is a perspective view which shows the external appearance of the digital camera to which this invention is applied, (A) is the perspective view seen from the front side, (B) is the perspective view seen from the back side. 本発明が適用されるノート型パーソナルコンピュータの外観を示す斜視図である。1 is a perspective view illustrating an appearance of a notebook personal computer to which the present invention is applied. 本発明が適用されるビデオカメラの外観を示す斜視図である。It is a perspective view which shows the external appearance of the video camera to which this invention is applied. 本発明が適用される携帯電話機を示す外観図であり、(A)は開いた状態での正面図、(B)はその側面図、(C)は閉じた状態での正面図、(D)は左側面図、(E)は右側面図、(F)は上面図、(G)は下面図である。BRIEF DESCRIPTION OF THE DRAWINGS It is an external view which shows the mobile telephone to which this invention is applied, (A) is the front view in the open state, (B) is the side view, (C) is the front view in the closed state, (D) Is a left side view, (E) is a right side view, (F) is a top view, and (G) is a bottom view.

以下、発明を実施するための形態(以下、「実施形態」と記述する)について図面を用いて詳細に説明する。なお、説明は以下の順序で行う。
1.実施形態に関する説明
2.本発明が適用される有機EL表示装置
2−1.システム構成
2−2.基本的な回路動作
3.変形例
4.電子機器
Hereinafter, modes for carrying out the invention (hereinafter referred to as “embodiments”) will be described in detail with reference to the drawings. The description will be given in the following order.
1. 1. Explanation about embodiment 2. Organic EL display device to which the present invention is applied 2-1. System configuration 2-2. 2. Basic circuit operation Modified example 4. Electronics

<1.実施形態に関する説明>
[パネル構造]
図1は、本発明の一実施形態に係る表示装置の表示パネルの構造の概略を示す正面図である。図2に、一実施形態に係る表示装置の表示パネルの断面図を示す。図2において、(A)は表示パネルの折り曲げ前の断面図を、(B)は表示パネルの折り曲げ後の断面図をそれぞれ示している。
<1. Explanation about embodiment>
[Panel structure]
FIG. 1 is a front view schematically showing the structure of a display panel of a display device according to an embodiment of the present invention. FIG. 2 is a cross-sectional view of a display panel of a display device according to an embodiment. 2A is a cross-sectional view before the display panel is bent, and FIG. 2B is a cross-sectional view after the display panel is bent.

本実施形態に係る表示装置10は、表示パネル70を構成する基板として、折り曲げ可能な基板を用いている点を最大の特徴としている。折り曲げ可能な基板としては、金属基板(金属の薄板)や、プラスチック基板等の周知の基板を用いることができる。金属基板としては、例えば、耐腐食性の観点からするとステンレス基板を用いるのが好ましい。また、絶縁性の観点からすると、金属基板よりもプラスチック基板の方が好ましい。ステンレス基板やプラスチック基板等の薄板は、周知の折り曲げ治具(冶具)を用いることで、容易に折り曲げることができる。   The display device 10 according to the present embodiment is characterized in that a foldable substrate is used as the substrate constituting the display panel 70. As the foldable substrate, a known substrate such as a metal substrate (metal thin plate) or a plastic substrate can be used. As the metal substrate, for example, a stainless steel substrate is preferably used from the viewpoint of corrosion resistance. From the viewpoint of insulation, a plastic substrate is preferable to a metal substrate. A thin plate such as a stainless steel substrate or a plastic substrate can be easily bent by using a known bending jig (jig).

表示パネル70は、基板本体部70Aと、基板周縁部の例えば4辺で裏面側に折り曲げられた4つの基板端部70B〜70Eとから構成されている。図1では、4つの基板端部70B〜70Eのうち、基板本体部70Aの左右両側の基板端部70B,70C、及び、下側の基板端部70Dについて一点鎖線にて模式的に図示している。尚、上側の基板端部70Eについては図示を省略している。 Display panel 70 includes a substrate body 70 A, and a four substrate end portion 70 B to 70 E that is bent on the back side, for example, four sides of the peripheral portion of the substrate. In FIG. 1, among the four substrate end portions 70 B to 70 E , the substrate end portions 70 B and 70 C on both the left and right sides of the substrate main body portion 70 A and the lower substrate end portion 70 D are indicated by alternate long and short dash lines. This is schematically shown. Incidentally, it is not shown for the upper substrate edge 70 E.

表示パネル70の基板本体部70Aにはほぼ全面に亘って、電気光学素子、例えば、自発光型の電気光学素子を含む画素20が行列状に2次元配列されてなる画素アレイ部30が設けられている。ここで、自発光型の電気光学素子としては、有機EL素子、無機EL素子、LED素子、半導体レーザー素子などが広く知られている。これら自発光型の電気光学素子は、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の発光素子である。 Over substantially the entire surface of the substrate main body portion 70 A of the display panel 70, the electro-optical element, for example, the pixel array unit 30 in which pixels 20 are formed by two-dimensionally disposed in a matrix array comprising a self-emission type electro-optical element is provided It has been. Here, organic EL elements, inorganic EL elements, LED elements, semiconductor laser elements, and the like are widely known as self-luminous electro-optical elements. These self-luminous electro-optical elements are current-driven light-emitting elements in which the light emission luminance changes according to the value of current flowing through the device.

一方、基板本体部70Aの左右両側の基板端部70B,70C、及び、下側の基板端部70Dには、画素アレイ部30の各画素20を駆動する周辺回路部80A〜80Cが設けられている。そして、図2に示すように、周辺回路部80A〜80Cは、画素アレイ部30に対して配線部81の各配線を介して電気的に接続される。周辺回路部80A〜80Cの具体例や、配線部81の各配線の詳細については後述する。 On the other hand, the substrate end portions 70 B and 70 C on both the left and right sides of the substrate main body portion 70 A and the lower substrate end portion 70 D are peripheral circuit portions 80 A to 80 A for driving each pixel 20 of the pixel array portion 30. 80 C is provided. As shown in FIG. 2, the peripheral circuit units 80 A to 80 C are electrically connected to the pixel array unit 30 via the wirings of the wiring unit 81. Specific examples of the peripheral circuit units 80 A to 80 C and details of each wiring of the wiring unit 81 will be described later.

表示パネル70の製造に当っては、先ず、図2(A)に示すように、平板状の折り曲げ可能な基板(70A〜70D)に対して、画素アレイ部30の各画素20を形成するとともに、周辺回路部80A〜80Cの各回路素子を形成する。更に、画素アレイ部30と周辺回路部80A〜80Cとを電気的に接続するための配線部81の各配線を形成する(配線する)。 It is hitting the manufacture of the display panel 70, as shown in FIG. 2 (A), relative to the flat foldable board (70 A to 70 D), each pixel 20 of the pixel array section 30 formed thereby to form a respective circuit elements of the peripheral circuit portion 80 a to 80 C. Furthermore, to form the respective wires of the wiring portion 81 for electrically connecting the peripheral circuit section 80 A to 80 C pixel array section 30 (wiring).

このように、画素アレイ部30、周辺回路部80A〜80C、及び、配線部81が形成された、平板状の状態にある表示パネル70について、例えば図2(A)に示すように、配線部81の裏側に配置した折り曲げ治具82を始点として折り曲げる作業を行う。この折り曲げ作業により、図2(B)に示すように、折り曲げられた、周辺回路部80A,80B(80C)を搭載した基板端部70B,70C(70D)は、基板本体部70Aの裏側、即ち、表示面と反対側(表示裏面側)に位置することになる。 Thus, the pixel array section 30, the peripheral circuit portion 80 A to 80 C, and the wiring portion 81 is formed, the display panel 70 in the flat state, as shown in FIG. 2 (A), A bending operation is performed with a bending jig 82 arranged on the back side of the wiring portion 81 as a starting point. As shown in FIG. 2 (B), the substrate end portions 70 B and 70 C (70 D ) on which the peripheral circuit portions 80 A and 80 B (80 C ) are mounted by the bending work are back parts 70 a, i.e., will be located on the display surface and the opposite side (the display back side).

従って、表示パネル70において、画素アレイ部30の周辺の額縁としては、配線部81の一部が存在するだけとなるため、表示パネル70の狭額縁化を図ることができる。すなわち、画素アレイ部30の周辺の、画像表示に寄与しない余分な領域を必要最小限に抑えることができる。   Therefore, in the display panel 70, only a part of the wiring part 81 exists as a frame around the pixel array unit 30, so that the display panel 70 can be narrowed. That is, an extra area around the pixel array unit 30 that does not contribute to image display can be minimized.

しかも、画素アレイ部30と周辺回路部80A〜80Cとの間は、折り曲げられた状態にあるものの、一枚の基板上に形成された配線部81の各配線によって電気的に接続される。これにより、例えば、基板本体部70Aに対してフレキシブルケーブル等を用いて外部基板を接続する場合のような、端子等のコンタクト部を設ける必要がなく、従って、コンタクト部を設けるための領域を確保する必要が無いため、表示パネル70のより狭額縁化を図ることができる。 Moreover, between the pixel array portion 30 and the peripheral circuit portion 80 A to 80 C, while in folded condition, is electrically connected by the wiring of single wiring portion 81 formed on a substrate . Thus, for example, such is not necessary to provide a contact portion such as a pin as in the case of connecting the external substrate by using a flexible cable or the like to the substrate body 70 A, therefore, the area for providing the contact portion Since it is not necessary to ensure, a narrower frame of the display panel 70 can be achieved.

また、基板端部70B,70C(70D)ついては、画素アレイ部30が搭載される基板本体部70Aの大きさの範囲内であればその大きさが制限されることはない。従って、基板端部70B,70C(70D)に配置される周辺回路部80A,80B(80C)の回路規模、ひいては、当該周辺回路部80A,80B(80C)の機能が制限されることもない。 The substrate end portions 70 B and 70 C (70 D ) are not limited in size as long as they are within the size range of the substrate main body portion 70 A on which the pixel array unit 30 is mounted. Therefore, the circuit scale of the substrate end portion 70 B, 70 C peripheral circuit portion 80 is arranged (70 D) A, 80 B (80 C), hence, the peripheral circuit portion 80 A, 80 B of the (80 C) Functions are not limited.

本実施形態では、表示パネル70について、画素アレイ部30の周辺部の4辺で折り曲げ、そのうちの3つの基板端部70B,70C,70Dに対して周辺回路部80A,80B,80Cを搭載する場合を例に挙げたが、このパネル構造に限定されるものではない。例えば、図3に示すように、周辺回路部80A,80B,80Cを搭載する、画素アレイ部30の周辺部の3辺だけ折り曲げるようにしても良い。このとき、折り曲げられずに残った基板部分70Eは、額縁の大半を占める余白部分となるため、4辺で折り曲げる方が好ましいと言うことができる。また、4辺、3辺の折り曲げに限らず、画素アレイ部30の周辺部の少なくとも1辺を折り曲げることにより、全く折り曲げない場合に比べて狭額縁化の効果を得ることができる。 In the present embodiment, the display panel 70, bent at four sides of the peripheral portion of the pixel array portion 30, three substrate end portion 70 B of which, 70 C, 70 peripheral against D circuit unit 80 A, 80 B, Although the case of mounting 80 C is given as an example, it is not limited to this panel structure. For example, as shown in FIG. 3, only the three sides of the peripheral portion of the pixel array portion 30 on which the peripheral circuit portions 80 A , 80 B and 80 C are mounted may be bent. At this time, the substrate portion 70 E remaining without being bent becomes a blank portion that occupies most of the frame, and therefore it can be said that it is preferable to bend it at four sides. In addition, the effect of narrowing the frame can be obtained by folding at least one side of the peripheral portion of the pixel array unit 30 as compared with the case of folding at four sides and three sides, as compared with the case where no folding is performed.

上述したように、表示パネル70を構成する基板として、折り曲げ可能な基板を用いるようにする。そして、画素アレイ部30の周辺の少なくとも1辺にて折り曲げられた基板端部70B,70C,70Dに周辺回路部80A,80B,80Cを配置することで、額縁サイズの制約にとらわれることなく、周辺回路部80A,80B,80Cとして様々な機能を持った回路を搭載することが可能になる。従って、周辺回路部80A,80B,80Cの機能を制限することなく、表示パネル70の更なる狭額縁化を図ることができる。特に、画素アレイ部30の周辺部の4辺で折り曲げるようにすることで、実質的に額縁をほぼ無くし、表示パネル70の表示面全面を表示エリアにした表示装置を実現できる。 As described above, a foldable substrate is used as the substrate constituting the display panel 70. The peripheral circuit portions 80 A , 80 B , and 80 C are arranged on the substrate end portions 70 B , 70 C , and 70 D that are bent on at least one side of the periphery of the pixel array unit 30, thereby restricting the frame size. It is possible to mount circuits having various functions as the peripheral circuit portions 80 A , 80 B , and 80 C without being limited to the above. Therefore, it is possible to further narrow the frame of the display panel 70 without limiting the functions of the peripheral circuit portions 80 A , 80 B , 80 C. In particular, by bending the four sides of the peripheral portion of the pixel array section 30, a display device can be realized in which the frame is substantially eliminated and the entire display surface of the display panel 70 is used as a display area.

ところで、画素アレイ部30と周辺回路部80A,80B,80Cとの間の配線部81で基板を折り曲げるには、その折り曲げ部に位置する配線部81での配線の断線やショートに対する対策を講じる必要がある。以下に、断線やショートに対する対策を講じた折り曲げ部の層構造の具体的な実施例について説明する。 By the way, in order to bend the substrate at the wiring portion 81 between the pixel array portion 30 and the peripheral circuit portions 80 A , 80 B , 80 C , measures against disconnection and short-circuiting of the wiring at the wiring portion 81 located in the bent portion are provided. It is necessary to take. Hereinafter, specific examples of the layer structure of the bent portion in which measures against disconnection and short circuit are taken will be described.

(配線部の層構造1)
図4は、折り曲げ部に位置する配線部の層構造1を示す断面図である。この層構造1では、表示パネル70を構成する基板として、プラスチック基板等の絶縁性基板71を用いる場合を前提としている。絶縁性基板71を用いて表示パネル70を構成する場合には、配線部81については、絶縁性基板71上に直接各配線81Aを形成するようにすると良い。すなわち、画素アレイ部30や周辺回路部80A,80B,80Cの各配線については、基板上に絶縁膜72を介して形成することになるが、配線部81については、絶縁膜72を省くようにする。
(Layer structure 1 of wiring part)
FIG. 4 is a cross-sectional view showing the layer structure 1 of the wiring portion located in the bent portion. This layer structure 1 is based on the assumption that an insulating substrate 71 such as a plastic substrate is used as the substrate constituting the display panel 70. When forming the display panel 70 using an insulating substrate 71, the wiring portion 81, it is preferable to so as to form each wiring 81 A directly on the insulating substrate 71. That is, the wirings of the pixel array unit 30 and the peripheral circuit units 80 A , 80 B , and 80 C are formed on the substrate via the insulating film 72, but the insulating film 72 is formed for the wiring unit 81. Try to leave out.

このように、配線部81の各配線81Aについては、絶縁性基板71上に直接形成することで、絶縁膜72が存在しない分だけ配線部81の厚みを薄くすることができる。これにより、絶縁性基板71を配線部81で折り曲げる際に、厚みが薄い分だけ容易に折り曲げることができることとなる。 Thus, by forming each wiring 81 A of the wiring part 81 directly on the insulating substrate 71, the thickness of the wiring part 81 can be reduced by the amount that the insulating film 72 does not exist. As a result, when the insulating substrate 71 is bent at the wiring portion 81, the insulating substrate 71 can be easily bent by the thin thickness.

(配線部の層構造2)
図5は、折り曲げ部に位置する配線部の層構造2を示す断面図である。この層構造2では、表示パネル70を構成する基板として、ステンレス基板等の導電性基板73を用いる場合を前提としている。導電性基板73を用いて表示パネル70を構成する場合には、当該導電性基板73上に絶縁膜74を形成し、その上に下層配線81Bを形成し、その上に配線部81の各配線81Aを形成するようにする。
(Layer structure of wiring part 2)
FIG. 5 is a cross-sectional view showing the layer structure 2 of the wiring portion located in the bent portion. This layer structure 2 is based on the assumption that a conductive substrate 73 such as a stainless steel substrate is used as the substrate constituting the display panel 70. When the display panel 70 is configured using the conductive substrate 73, the insulating film 74 is formed on the conductive substrate 73, the lower layer wiring 81 B is formed thereon, and each of the wiring portions 81 is formed thereon. The wiring 81 A is formed.

導電性基板73を用いる場合には、当然のことながら、導電性基板73と配線部81の各配線81Aとの間に絶縁膜74を介在させる必要がある。このとき、絶縁膜74の上に下層配線81Bを形成しておくことで、画素アレイ部30や周辺回路部80A,80B,80Cの絶縁膜72を除去する工程において、配線部81の絶縁膜74が除去されるのを下層配線81Bによって阻止することができる。 When the conductive substrate 73 is used, as a matter of course, it is necessary to interpose the insulating film 74 between the conductive substrate 73 and each wiring 81 A of the wiring portion 81. At this time, by forming the lower layer wiring 81 B on the insulating film 74, the wiring unit 81 is removed in the process of removing the insulating film 72 of the pixel array unit 30 and the peripheral circuit units 80 A , 80 B , and 80 C. The lower layer wiring 81 B can prevent the insulating film 74 from being removed.

すなわち、絶縁膜72上に形成される下層配線81Bは、画素アレイ部30や周辺回路部80A,80B,80Cの絶縁膜72を除去する際に、絶縁膜72が一緒に除去されてしまうのを阻止する作用をなす。この下層配線81Bが存在することにより、導電性基板73と配線部81の各配線81Aとの間に絶縁膜74を確実に介在させることができるために、配線部81の各配線81Aが導電性基板73とショートするのを未然に防止することができる。 That is, the lower layer wiring 81 B formed on the insulating film 72 is removed together with the insulating film 72 of the pixel array unit 30 and the peripheral circuit units 80 A , 80 B , and 80 C. It works to prevent it. Since the lower layer wiring 81 B exists, the insulating film 74 can be reliably interposed between the conductive substrate 73 and each wiring 81 A of the wiring portion 81, so that each wiring 81 A of the wiring portion 81 can be interposed. Can be prevented from short-circuiting with the conductive substrate 73 in advance.

(配線部の各配線のレイアウト)
ところで、表示パネル70において、画素アレイ部30と周辺回路部80A,80B,80Cとの間の折り曲げ部に位置する配線部81では、複数本の配線が並走することになる。このとき、レイアウトの制限によっては、折り曲げ部において配線パターンを屈曲させる必要が生ずる場合がある。
(Layout of each wiring in the wiring section)
Incidentally, in the display panel 70, the wiring portion 81 located in the bent portion between the pixel array portion 30 and the peripheral circuit portion 80 A, 80 B, 80 C , so that the plurality of wires running in parallel. At this time, depending on layout restrictions, it may be necessary to bend the wiring pattern at the bent portion.

このように、並走する配線パターンを折り曲げ部で屈曲させる場合、図6(A)に示すように、ばらばらの配線幅(例えば、w1/w2)、配線間隔(例えば、p1/p2)でレイアウトしてしまうと、折り曲げた場合に、一箇所の配線パターンに力がかかってしまう。そして、これが断線の原因となる。そこで、図6(B)に示すように、配線部81の各配線を、折り曲げ部において配線幅、配線間隔が均一になるように形成する。 In this way, when the parallel wiring patterns are bent at the bent portion, as shown in FIG. 6A, the wiring widths are different (for example, w 1 / w 2 ) and the wiring intervals (for example, p 1 / p If layout is performed in 2 ), a force will be applied to the wiring pattern in one place when it is bent. This causes disconnection. Therefore, as shown in FIG. 6B, each wiring of the wiring portion 81 is formed so that the wiring width and the wiring interval are uniform at the bent portion.

このように、折り曲げ部において同一幅(w0)、同一間隔(p0)になるように配線部81の各配線を形成することで、並走する複数本の配線パターンを折り曲げ部において屈曲させる場合であっても、基板を折り曲げる際に配線個々に加わる力を分散させることができる。これにより、基板を折り曲げる際に、配線部81の各配線の断線を回避することができるため、信頼性の高い表示パネル70を形成することができる。 In this way, by forming each wiring of the wiring part 81 so as to have the same width (w 0 ) and the same interval (p 0 ) in the bent part, a plurality of parallel wiring patterns are bent in the bent part. Even in this case, the force applied to each wiring when the substrate is bent can be dispersed. Thereby, when the substrate is bent, disconnection of each wiring of the wiring portion 81 can be avoided, so that the display panel 70 with high reliability can be formed.

尚、ここでは、折り曲げ部において同一幅(w0)、同一間隔(p0)の両条件を満足する場合を例に挙げたが、これに限られるものではない。すなわち、同一幅(w0)、同一間隔(p0)のいずか一方の条件を満足する構成を採った場合にも、それ相応の効果を得ることができる。 Here, the case where both the conditions of the same width (w 0 ) and the same interval (p 0 ) are satisfied in the bent portion is described as an example, but the present invention is not limited to this. That is, even when a configuration satisfying either one of the same width (w 0 ) and the same interval (p 0 ) is adopted, a corresponding effect can be obtained.

<2.本発明が適用される有機EL表示装置>
折り曲げ可能な基板を用いて表示パネルを構成可能な表示装置は、例えば、画素20の電気光学素子として、自発光型の発光素子を用いるフラットパネル型(平面型)の表示装置である。以下に、自発光型の発光素子として有機EL素子を用いた有機EL表示装置について説明する。
<2. Organic EL Display Device to which the Present Invention is Applied>
A display device capable of forming a display panel using a bendable substrate is, for example, a flat panel type (planar type) display device using a self-luminous light emitting element as an electro-optical element of the pixel 20. Hereinafter, an organic EL display device using an organic EL element as a self-luminous light emitting element will be described.

[2−1.システム構成]
図7は、本発明が適用されるアクティブマトリクス型有機EL表示装置の構成の概略を示すシステム構成図である。
[2-1. System configuration]
FIG. 7 is a system configuration diagram showing an outline of the configuration of an active matrix organic EL display device to which the present invention is applied.

図7に示すように、本適用例に係る有機EL表示装置10Aは、有機EL素子を含む複数の画素20と、当該画素20が行列状に2次元配列されてなる画素アレイ部30と、当該画素アレイ部30の周辺に配置された周辺回路部とを有する構成となっている。周辺回路部は、書込み走査回路40、電源供給走査回路50及び信号出力回路60等からなり、画素アレイ部30の各画素20を駆動する。 As shown in FIG. 7, the organic EL display device 10 A according to the present application example includes a plurality of pixels 20 including the organic EL element, a pixel array section 30 in which the pixel 20 is formed by two-dimensionally disposed in a matrix array, And a peripheral circuit unit disposed around the pixel array unit 30. The peripheral circuit unit includes a write scanning circuit 40, a power supply scanning circuit 50, a signal output circuit 60, and the like, and drives each pixel 20 of the pixel array unit 30.

ここで、有機EL表示装置10Aがカラー表示対応の場合は、1つの画素は複数の副画素(サブピクセル)から構成され、この副画素の各々が画素20に相当することになる。より具体的には、カラー表示用の表示装置では、1つの画素は、赤色光(R)を発光する副画素、緑色光(G)を発光する副画素、青色光(B)を発光する副画素の3つの副画素から構成される。 Here, when the organic EL display device 10 A supports color display, one pixel is composed of a plurality of sub-pixels (sub-pixels), and each of the sub-pixels corresponds to the pixel 20. More specifically, in a display device for color display, one pixel includes a sub-pixel that emits red light (R), a sub-pixel that emits green light (G), and a sub-pixel that emits blue light (B). It consists of three sub-pixels of a pixel.

但し、1つの画素としては、RGBの3原色の副画素の組み合わせに限られるものではなく、3原色の副画素に更に1色あるいは複数色の副画素を加えて1つの画素を構成することも可能である。より具体的には、例えば、輝度向上のために白色光(W)を発光する副画素を加えて1つの画素を構成したり、色再現範囲を拡大するために補色光を発光する少なくとも1つの副画素を加えて1つの画素を構成したりすることも可能である。   However, one pixel is not limited to a combination of RGB three primary color subpixels, and one pixel may be configured by adding one or more color subpixels to the three primary color subpixels. Is possible. More specifically, for example, at least one sub-pixel that emits white light (W) is added to improve luminance to form one pixel, or at least one that emits complementary color light to expand the color reproduction range. It is also possible to configure one pixel by adding subpixels.

画素アレイ部30は、先述した実施形態における画素アレイ部30に相当し、折り曲げ可能な基板、即ち、先述した実施形態の基板本体部70A上に形成される。画素アレイ部30には、m行n列の画素20の配列に対して、行方向(画素行の画素の配列方向)に沿って走査線31-1〜31-mと電源供給線32-1〜32-mとが画素行毎に配線されている。更に、列方向(画素列の画素の配列方向)に沿って信号線33-1〜33-nが画素列毎に配線されている。 The pixel array section 30 corresponds to the pixel array section 30 in the embodiments described above, the substrate can be bent, i.e., formed on the substrate main body portion 70 A of the foregoing embodiments. The pixel array unit 30 includes scanning lines 31 -1 to 31 -m and a power supply line 32 -1 along the row direction (the arrangement direction of the pixels in the pixel row) with respect to the arrangement of the pixels 20 in m rows and n columns. ˜32 −m are wired for each pixel row. Further, signal lines 33 -1 to 33 -n are wired for each pixel column along the column direction (pixel arrangement direction of the pixel column).

ここで、走査線31-1〜31-m、電源供給線32-1〜32-m、及び、信号線33-1〜33-nは、先述した実施形態における配線部81の各配線に相当する。また、書込み走査回路40、電源供給走査回路50、及び、信号出力回路60は、先述した実施形態における周辺回路部80A,80B,80Cに相当する。 Here, the scanning lines 31 -1 to 31 -m , the power supply lines 32 -1 to 32 -m , and the signal lines 33 -1 to 33 -n correspond to the respective wirings of the wiring unit 81 in the above-described embodiment. To do. The write scanning circuit 40, the power supply scanning circuit 50, and the signal output circuit 60 corresponds to the peripheral circuit portion 80 A, 80 B, 80 C in the foregoing embodiments.

走査線31-1〜31-mは、書込み走査回路40の対応する行の出力端にそれぞれ接続されている。電源供給線32-1〜32-mは、電源供給走査回路50の対応する行の出力端にそれぞれ接続されている。信号線33-1〜33-nは、信号出力回路60の対応する列の出力端にそれぞれ接続されている。 The scanning lines 31 -1 to 31 -m are respectively connected to the output ends of the corresponding rows of the writing scanning circuit 40. The power supply lines 32 -1 to 32 -m are respectively connected to the output ends of the corresponding rows of the power supply scanning circuit 50. The signal lines 33 -1 to 33 -n are respectively connected to the output ends of the corresponding columns of the signal output circuit 60.

書込み走査回路40は、クロックパルスckに同期してスタートパルスspを順にシフト(転送)するシフトレジスタ等によって構成されている。この書込み走査回路40は、画素アレイ部30の各画素20への映像信号の書込みに際し、走査線31-1〜31-mに対して書込み走査信号WS(WS1〜WSm)を順次供給することによって画素アレイ部30の各画素20を行単位で順番に走査(線順次走査)する。 The write scanning circuit 40 is configured by a shift register or the like that sequentially shifts (transfers) the start pulse sp in synchronization with the clock pulse ck. The writing scanning circuit 40 sequentially supplies the writing scanning signals WS (WS 1 to WS m ) to the scanning lines 31 -1 to 31 -m when writing video signals to the respective pixels 20 of the pixel array unit 30. As a result, the pixels 20 of the pixel array unit 30 are scanned sequentially (line-sequential scanning) in units of rows.

電源供給走査回路50は、クロックパルスckに同期してスタートパルスspを順にシフトするシフトレジスタ等によって構成されている。この電源供給走査回路50は、書込み走査回路40による線順次走査に同期して、第1電源電位Vccpと当該第1電源電位Vccpよりも低い第2電源電位Viniとで切り替わることが可能な電源電位DS(DS1〜DSm)を電源供給線32-1〜32-mに供給する。後述するように、電源電位DSのVccp/Viniの切替えにより、画素20の発光/非発光の制御が行なわれる。 The power supply scanning circuit 50 includes a shift register that sequentially shifts the start pulse sp in synchronization with the clock pulse ck. The power supply scanning circuit 50 can be switched between the first power supply potential V ccp and the second power supply potential V ini that is lower than the first power supply potential V ccp in synchronization with the line sequential scanning by the write scanning circuit 40. Power supply potential DS (DS 1 to DS m ) is supplied to power supply lines 32 -1 to 32 -m . As will be described later, light emission / non-light emission control of the pixel 20 is performed by switching V ccp / V ini of the power supply potential DS.

信号出力回路60は、信号供給源(図示せず)から供給される輝度情報に応じた映像信号の信号電圧(以下、単に「信号電圧」と記述する場合もある)Vsigと基準電圧Vofsとを選択的に出力する。ここで、基準電圧Vofsは、映像信号の信号電圧Vsigの基準となる電圧(例えば、映像信号の黒レベルに相当する電圧)であり、後述する閾値補正処理の際に用いられる。 The signal output circuit 60 includes a signal voltage V sig and a reference voltage V ofs of a video signal corresponding to luminance information supplied from a signal supply source (not shown) (hereinafter may be simply referred to as “signal voltage”). And are selectively output. Here, the reference voltage V ofs is a voltage serving as a reference for the signal voltage V sig of the video signal (for example, a voltage corresponding to the black level of the video signal), and is used in threshold correction processing described later.

信号出力回路60から出力される信号電圧Vsig/基準電圧Vofsは、信号線33-1〜33-nを介して画素アレイ部30の各画素20に対して、書込み走査回路40による走査によって選択された画素行単位で書き込まれる。すなわち、信号出力回路60は、信号電圧Vsigを行(ライン)単位で書き込む線順次書込みの駆動形態を採っている。 The signal voltage V sig / reference voltage V ofs output from the signal output circuit 60 is scanned by the write scanning circuit 40 with respect to each pixel 20 of the pixel array unit 30 via the signal lines 33 -1 to 33 -n . Writing is performed in units of selected pixel rows. In other words, the signal output circuit 60 adopts a line sequential writing driving form in which the signal voltage V sig is written in units of rows (lines).

上述したように、画素アレイ部30、書込み走査回路40、電源供給走査回路50、及び、信号出力回路60を搭載した表示パネル70は、折り曲げ可能な基板からなり、画素アレイ部30の周辺における一点鎖線で示す部分で折り曲げられる。これにより、書込み走査回路40、電源供給走査回路50、及び、信号出力回路60の各機能を制限することなく、表示パネル70の狭額縁化を図ることができる。書込み走査回路40、電源供給走査回路50、及び、信号出力回路60の各機能については後述する。   As described above, the display panel 70 on which the pixel array unit 30, the write scanning circuit 40, the power supply scanning circuit 50, and the signal output circuit 60 are mounted is formed of a foldable substrate, and one point around the pixel array unit 30. It is bent at the portion indicated by the chain line. Thereby, the display panel 70 can be narrowed without limiting the functions of the write scanning circuit 40, the power supply scanning circuit 50, and the signal output circuit 60. The functions of the write scanning circuit 40, the power supply scanning circuit 50, and the signal output circuit 60 will be described later.

(画素回路)
図8は、画素(画素回路)20の具体的な回路構成を示す回路図である。
(Pixel circuit)
FIG. 8 is a circuit diagram showing a specific circuit configuration of the pixel (pixel circuit) 20.

図8に示すように、画素20は、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子である有機EL素子21と、当該有機EL素子21に電流を流すことによって有機EL素子21を駆動する駆動回路とによって構成されている。有機EL素子21は、全ての画素20に対して共通に配線(所謂、ベタ配線)された共通電源供給線34にカソード電極が接続されている。   As shown in FIG. 8, the pixel 20 includes an organic EL element 21 that is a current-driven electro-optical element whose emission luminance changes according to a current value flowing through the device, and a current flowing through the organic EL element 21. And a drive circuit for driving the organic EL element 21. The organic EL element 21 has a cathode electrode connected to a common power supply line 34 that is wired in common to all the pixels 20 (so-called solid wiring).

有機EL素子21を駆動する駆動回路は、駆動トランジスタ22、書込みトランジスタ23、及び、保持容量24を有する構成となっている。駆動トランジスタ22及び書込みトランジスタ23としてNチャネル型のTFTを用いることができる。但し、ここで示した、駆動トランジスタ22及び書込みトランジスタ23の導電型の組み合わせは一例に過ぎず、これらの組み合わせに限られるものではない。   The drive circuit that drives the organic EL element 21 has a drive transistor 22, a write transistor 23, and a storage capacitor 24. N-channel TFTs can be used as the driving transistor 22 and the writing transistor 23. However, the combination of the conductivity types of the drive transistor 22 and the write transistor 23 shown here is merely an example, and is not limited to these combinations.

駆動トランジスタ22は、一方の電極(ソース/ドレイン電極)が有機EL素子21のアノード電極に接続され、他方の電極(ドレイン/ソース電極)が電源供給線32(32-1〜32-m)に接続されている。 The drive transistor 22 has one electrode (source / drain electrode) connected to the anode electrode of the organic EL element 21 and the other electrode (drain / source electrode) connected to the power supply line 32 (32 -1 to 32 -m ). It is connected.

書込みトランジスタ23は、一方の電極(ソース/ドレイン電極)が信号線33(33-1〜33-n)に接続され、他方の電極(ドレイン/ソース電極)が駆動トランジスタ22のゲート電極に接続されている。また、書込みトランジスタ23のゲート電極は、走査線31(31-1〜31-m)に接続されている。 The write transistor 23 has one electrode (source / drain electrode) connected to the signal line 33 (33 -1 to 33 -n ) and the other electrode (drain / source electrode) connected to the gate electrode of the drive transistor 22. ing. The gate electrode of the writing transistor 23 is connected to the scanning line 31 (31 −1 to 31 −m ).

駆動トランジスタ22及び書込みトランジスタ23において、一方の電極とは、ソース/ドレイン領域に電気的に接続された金属配線を言い、他方の電極とは、ドレイン/ソース領域に電気的に接続された金属配線を言う。また、一方の電極と他方の電極との電位関係によって一方の電極がソース電極ともなればドレイン電極ともなり、他方の電極がドレイン電極ともなればソース電極ともなる。   In the driving transistor 22 and the writing transistor 23, one electrode is a metal wiring electrically connected to the source / drain region, and the other electrode is a metal wiring electrically connected to the drain / source region. Say. Further, depending on the potential relationship between one electrode and the other electrode, if one electrode becomes a source electrode, it becomes a drain electrode, and if the other electrode also becomes a drain electrode, it becomes a source electrode.

保持容量24は、一方の電極が駆動トランジスタ22のゲート電極に接続され、他方の電極が駆動トランジスタ22の他方の電極、及び、有機EL素子21のアノード電極に接続されている。   The storage capacitor 24 has one electrode connected to the gate electrode of the drive transistor 22, and the other electrode connected to the other electrode of the drive transistor 22 and the anode electrode of the organic EL element 21.

尚、有機EL素子21の駆動回路としては、駆動トランジスタ22及び書込みトランジスタ23の2つのトランジスタと保持容量24の1つの容量素子とからなる回路構成のものに限られるものではない。例えば、一方の電極が有機EL素子21のアノード電極に、他方の電極が固定電位にそれぞれ接続されることで、有機EL素子21の容量不足分を補う補助容量を必要に応じて設けた回路構成を採ることも可能である。   The drive circuit of the organic EL element 21 is not limited to a circuit configuration including two transistors, the drive transistor 22 and the write transistor 23, and one capacitive element of the storage capacitor 24. For example, a circuit configuration in which one electrode is connected to the anode electrode of the organic EL element 21 and the other electrode is connected to a fixed potential, so that an auxiliary capacitor that compensates for the insufficient capacity of the organic EL element 21 is provided as necessary. It is also possible to adopt.

上記構成の画素20において、書込みトランジスタ23は、書込み走査回路40から走査線31を通してゲート電極に印加されるHighアクティブの書込み走査信号WSに応答して導通状態となる。これにより、書込みトランジスタ23は、信号線33を通して信号出力回路60から供給される、輝度情報に応じた映像信号の信号電圧Vsigまたは基準電圧Vofsをサンプリングして画素20内に書き込む。この書き込まれた信号電圧Vsigまたは基準電圧Vofsは、駆動トランジスタ22のゲート電極に印加されるとともに保持容量24に保持される。 In the pixel 20 configured as described above, the writing transistor 23 becomes conductive in response to a high active writing scanning signal WS applied to the gate electrode from the writing scanning circuit 40 through the scanning line 31. Thereby, the write transistor 23 samples the signal voltage V sig of the video signal or the reference voltage V ofs supplied from the signal output circuit 60 through the signal line 33 and writes it in the pixel 20. The written signal voltage V sig or reference voltage V ofs is applied to the gate electrode of the driving transistor 22 and held in the holding capacitor 24.

駆動トランジスタ22は、電源供給線32(32-1〜32-m)の電位DSが第1電源電位Vccpにあるときには、一方の電極がドレイン電極、他方の電極がソース電極となって飽和領域で動作する。これにより、駆動トランジスタ22は、電源供給線32から電流の供給を受けて有機EL素子21を電流駆動にて発光駆動する。より具体的には、駆動トランジスタ22は、飽和領域で動作することにより、保持容量24に保持された信号電圧Vsigの電圧値に応じた電流値の駆動電流を有機EL素子21に供給し、当該有機EL素子21を電流駆動することによって発光させる。 When the potential DS of the power supply line 32 (32 -1 to 32 -m ) is at the first power supply potential V ccp , the driving transistor 22 has a saturation region in which one electrode is a drain electrode and the other electrode is a source electrode. Works with. As a result, the drive transistor 22 is supplied with current from the power supply line 32 and drives the organic EL element 21 to emit light by current drive. More specifically, the drive transistor 22 operates in the saturation region, thereby supplying the organic EL element 21 with a drive current having a current value corresponding to the voltage value of the signal voltage V sig held in the storage capacitor 24. The organic EL element 21 is caused to emit light by current driving.

駆動トランジスタ22は更に、電源電位DSが第1電源電位Vccpから第2電源電位Viniに切り替わったときには、一方の電極がソース電極、他方の電極がドレイン電極となってスイッチングトランジスタとして動作する。これにより、駆動トランジスタ22は、有機EL素子21への駆動電流の供給を停止し、有機EL素子21を非発光状態にする。すなわち、駆動トランジスタ22は、有機EL素子21の発光/非発光を制御するトランジスタとしての機能をも併せ持っている。 Further, when the power supply potential DS is switched from the first power supply potential V ccp to the second power supply potential V ini , the drive transistor 22 operates as a switching transistor with one electrode serving as a source electrode and the other electrode serving as a drain electrode. As a result, the drive transistor 22 stops supplying the drive current to the organic EL element 21 and puts the organic EL element 21 into a non-light emitting state. That is, the drive transistor 22 also has a function as a transistor that controls light emission / non-light emission of the organic EL element 21.

この駆動トランジスタ22のスイッチング動作により、有機EL素子21が非発光状態となる期間(非発光期間)を設け、有機EL素子21の発光期間と非発光期間の割合(デューティ)を制御することができる。このデューティ制御により、1表示フレーム期間に亘って画素が発光することに伴う残像ボケを低減できるために、特に動画の画品位をより優れたものとすることができる。   By the switching operation of the drive transistor 22, a period during which the organic EL element 21 is in a non-light emitting state (non-light emitting period) is provided, and the ratio (duty) of the light emitting period and the non-light emitting period of the organic EL element 21 can be controlled. . By this duty control, afterimage blurring caused by light emission of pixels over one display frame period can be reduced, so that the quality of moving images can be particularly improved.

電源供給走査回路50から電源供給線32を通して選択的に供給される第1,第2電源電位Vccp,Viniのうち、第1電源電位Vccpは有機EL素子21を発光駆動する駆動電流を駆動トランジスタ22に供給するための電源電位である。また、第2電源電位Viniは、有機EL素子21に対して逆バイアスを掛けるための電源電位である。この第2電源電位Viniは、基準電圧Vofsよりも低い電位、例えば、駆動トランジスタ22の閾値電圧をVthとするときVofs−Vthよりも低い電位、好ましくは、Vofs−Vthよりも十分に低い電位に設定される。 Of the first and second power supply potentials V ccp and V ini selectively supplied from the power supply scanning circuit 50 through the power supply line 32, the first power supply potential V ccp is a drive current for driving the organic EL element 21 to emit light. The power supply potential is supplied to the driving transistor 22. The second power supply potential V ini is a power supply potential for applying a reverse bias to the organic EL element 21. The second power supply potential V ini is a potential lower than the reference voltage V ofs , for example, a potential lower than V ofs −V th when the threshold voltage of the driving transistor 22 is V th , preferably V ofs −V th. Is set to a sufficiently lower potential.

[2−2.基本的な回路動作]
次に、上記構成の有機EL表示装置10Aの基本的な回路動作について、図9のタイミング波形図を基に図10及び図11の動作説明図を用いて説明する。尚、図10及び図11の動作説明図では、図面の簡略化のために、書込みトランジスタ23をスイッチのシンボルで図示している。また、有機EL素子21の等価容量25についても図示している。
[2-2. Basic circuit operation]
Next, the basic circuit operation of the organic EL display device 10 A having the above configuration will be described with reference to the operation explanatory diagrams of FIGS. 10 and 11 based on the timing waveform diagram of FIG. In the operation explanatory diagrams of FIGS. 10 and 11, the write transistor 23 is illustrated by a switch symbol for simplification of the drawing. Further, the equivalent capacitance 25 of the organic EL element 21 is also illustrated.

図9のタイミング波形図には、走査線31の電位(書込み走査信号)WS、電源供給線32の電位(電源電位)DS、信号線33の電位(Vsig/Vofs)、駆動トランジスタ22のゲート電位Vg及びソース電位Vsのそれぞれの変化を示している。 In the timing waveform diagram of FIG. 9, the potential of the scanning line 31 (writing scanning signal) WS, the potential of the power supply line 32 (power supply potential) DS, the potential of the signal line 33 (V sig / V ofs ), Changes in the gate potential V g and the source potential V s are shown.

(前表示フレームの発光期間)
図9のタイミング波形図において、時刻t11以前は、前の表示フレームにおける有機EL素子21の発光期間となる。この前表示フレームの発光期間では、電源供給線32の電位DSが第1電源電位(以下、「高電位」と記述する)Vccpにあり、また、書込みトランジスタ23が非導通状態にある。
(Light emission period of the previous display frame)
In the timing waveform diagram of FIG. 9, the light emission period of the organic EL element 21 in the previous display frame is before time t 11 . During the light emission period of the previous display frame, the potential DS of the power supply line 32 is at the first power supply potential (hereinafter referred to as “high potential”) V ccp , and the writing transistor 23 is in a non-conductive state.

このとき、駆動トランジスタ22は飽和領域で動作するように設計されている。これにより、図10(A)に示すように、駆動トランジスタ22のゲート−ソース間電圧Vgsに応じた駆動電流(ドレイン−ソース間電流)Idsが、電源供給線32から駆動トランジスタ22を通して有機EL素子21に供給される。よって、有機EL素子21が駆動電流Idsの電流値に応じた輝度で発光する。 At this time, the drive transistor 22 is designed to operate in a saturation region. As a result, as shown in FIG. 10A, the drive current (drain-source current) I ds corresponding to the gate-source voltage V gs of the drive transistor 22 is organic from the power supply line 32 through the drive transistor 22. It is supplied to the EL element 21. Therefore, the organic EL element 21 emits light with a luminance corresponding to the current value of the drive current I ds .

(閾値補正準備期間)
時刻t11になると、線順次走査の新しい表示フレーム(現表示フレーム)に入る。そして、図10(B)に示すように、電源供給線32の電位DSが高電位Vccpから、信号線33の基準電圧Vofsに対してVofs−Vthよりも十分に低い第2電源電位(以下、「低電位」と記述する)Viniに切り替わる。
(Threshold correction preparation period)
At time t 11, it enters a new display frame of line sequential scanning (current display frame). Then, as shown in FIG. 10B, the second power supply in which the potential DS of the power supply line 32 is sufficiently lower than V ofs −V th with respect to the reference voltage V ofs of the signal line 33 from the high potential V ccp. The potential (hereinafter referred to as “low potential”) V ini is switched.

ここで、有機EL素子21の閾値電圧をVthel、共通電源供給線34の電位(カソード電位)をVcathとする。このとき、低電位ViniをVini<Vthel+Vcathとすると、駆動トランジスタ22のソース電位Vsが低電位Viniにほぼ等しくなるために、有機EL素子21は逆バイアス状態となって消光する。 Here, the threshold voltage of the organic EL element 21 is V thel , and the potential (cathode potential) of the common power supply line 34 is V cath . At this time, if the low potential V ini is V ini <V thel + V cath , the source potential V s of the drive transistor 22 becomes substantially equal to the low potential V ini , so that the organic EL element 21 is in a reverse bias state and is quenched. To do.

次に、時刻t12で走査線31の電位WSが低電位側から高電位側に遷移することで、図10(C)に示すように、書込みトランジスタ23が導通状態となる。このとき、信号出力回路60から信号線33に対して基準電圧Vofsが供給された状態にあるために、駆動トランジスタ22のゲート電位Vgが基準電圧Vofsになる。また、駆動トランジスタ22のソース電位Vsは、基準電圧Vofsよりも十分に低い電位Viniにある。 Next, at time t 12 , the potential WS of the scanning line 31 transitions from the low potential side to the high potential side, so that the writing transistor 23 becomes conductive as illustrated in FIG. At this time, since the reference voltage V ofs is supplied from the signal output circuit 60 to the signal line 33, the gate potential V g of the drive transistor 22 becomes the reference voltage V ofs . Further, the source potential V s of the drive transistor 22 is at a potential V ini that is sufficiently lower than the reference voltage V ofs .

このとき、駆動トランジスタ22のゲート−ソース間電圧VgsはVofs−Viniとなる。ここで、Vofs−Viniが駆動トランジスタ22の閾値電圧Vthよりも大きくないと、後述する閾値補正処理を行うことができないために、Vofs−Vini>Vthなる電位関係に設定する必要がある。 At this time, the gate-source voltage V gs of the driving transistor 22 becomes V ofs −V ini . Here, if V ofs −V ini is not larger than the threshold voltage V th of the drive transistor 22, threshold correction processing described later cannot be performed, so that a potential relationship of V ofs −V ini > V th is set. There is a need.

このように、駆動トランジスタ22のゲート電位Vgを基準電圧Vofsに固定し、ソース電位Vsを低電位Viniに固定して(確定させて)初期化する処理が、後述する閾値補正処理(閾値補動作)を行う前の準備(閾値補正準備)の処理である。従って、基準電圧Vofs及び低電位Viniが、駆動トランジスタ22のゲート電位Vg及びソース電位Vsの各初期化電位となる。 In this way, the process of fixing the gate potential V g of the driving transistor 22 to the reference voltage V ofs and fixing (determining) the source potential V s to the low potential V ini is a threshold correction process described later. This is preparation processing (threshold correction preparation) before performing (threshold supplement operation). Therefore, the reference voltage V ofs and the low potential V ini become the initialization potentials of the gate potential V g and the source potential V s of the driving transistor 22.

(閾値補正期間)
次に、時刻t13で、図10(D)に示すように、電源供給線32の電位DSが低電位Viniから高電位Vccpに切り替わると、駆動トランジスタ22のゲート電位Vgが保たれた状態で閾値補正処理が開始される。すなわち、ゲート電位Vgから駆動トランジスタ22の閾値電圧Vthを減じた電位に向けて駆動トランジスタ22のソース電位Vsが上昇を開始する。
(Threshold correction period)
Next, when the potential DS of the power supply line 32 is switched from the low potential V ini to the high potential V ccp at time t 13 as shown in FIG. 10D, the gate potential V g of the driving transistor 22 is maintained. In this state, the threshold correction process is started. That is, the source potential V s of the drive transistor 22 starts to increase toward the potential obtained by subtracting the threshold voltage V th of the drive transistor 22 from the gate potential V g .

ここでは、便宜上、駆動トランジスタ22のゲート電極の初期化電位Vofsを基準とし、当該初期化電位Vofsから駆動トランジスタ22の閾値電圧Vthを減じた電位に向けてソース電位Vsを変化させる処理を閾値補正処理と呼んでいる。この閾値補正処理が進むと、やがて、駆動トランジスタ22のゲート−ソース間電圧Vgsが駆動トランジスタ22の閾値電圧Vthに収束する。この閾値電圧Vthに相当する電圧は保持容量24に保持される。 Here, for convenience, the initialization potential V ofs of the gate electrode of the drive transistor 22 is used as a reference, and the source potential V s is changed toward the potential obtained by subtracting the threshold voltage V th of the drive transistor 22 from the initialization potential V ofs . The processing is called threshold correction processing. As the threshold correction process proceeds, the gate-source voltage V gs of the drive transistor 22 eventually converges to the threshold voltage V th of the drive transistor 22. A voltage corresponding to the threshold voltage V th is held in the holding capacitor 24.

尚、閾値補正処理を行う期間(閾値補正期間)において、電流が専ら保持容量24側に流れ、有機EL素子21側には流れないようにするために、有機EL素子21がカットオフ状態となるように共通電源供給線34の電位Vcathを設定しておくこととする。 In the period for performing the threshold correction process (threshold correction period), the organic EL element 21 is cut off in order to prevent current from flowing exclusively to the storage capacitor 24 side and not to the organic EL element 21 side. As described above, the potential V cath of the common power supply line 34 is set.

次に、時刻t14で走査線31の電位WSが低電位側に遷移することで、図11(A)に示すように、書込みトランジスタ23が非導通状態となる。このとき、駆動トランジスタ22のゲート電極が信号線33から電気的に切り離されることによってフローティング状態になる。しかし、ゲート−ソース間電圧Vgsが駆動トランジスタ22の閾値電圧Vthに等しいために、当該駆動トランジスタ22はカットオフ状態にある。従って、駆動トランジスタ22にドレイン−ソース間電流Idsは流れない。 Then, the potential WS of the scanning line 31 at time t 14 is makes a transition to the low potential side, as shown in FIG. 11 (A), the writing transistor 23 is nonconductive. At this time, the gate electrode of the driving transistor 22 is electrically disconnected from the signal line 33 to be in a floating state. However, since the gate-source voltage V gs is equal to the threshold voltage V th of the drive transistor 22, the drive transistor 22 is in a cutoff state. Accordingly, the drain-source current I ds does not flow through the driving transistor 22.

(信号書込み&移動度補正期間)
次に、時刻t15で、図11(B)に示すように、信号線33の電位が基準電圧Vofsから映像信号の信号電圧Vsigに切り替わる。続いて、時刻t16で、走査線31の電位WSが高電位側に遷移することで、図11(C)に示すように、書込みトランジスタ23が導通状態になって映像信号の信号電圧Vsigをサンプリングして画素20内に書き込む。
(Signal writing & mobility correction period)
Next, at time t 15 , as shown in FIG. 11B, the potential of the signal line 33 is switched from the reference voltage V ofs to the signal voltage V sig of the video signal. Subsequently, at time t 16 , the potential WS of the scanning line 31 transitions to the high potential side, so that the writing transistor 23 becomes conductive as shown in FIG. 11C, and the signal voltage V sig of the video signal. Are sampled and written into the pixel 20.

この書込みトランジスタ23による信号電圧Vsigの書込みにより、駆動トランジスタ22のゲート電位Vgが信号電圧Vsigとなる。そして、映像信号の信号電圧Vsigによる駆動トランジスタ22の駆動の際に、当該駆動トランジスタ22の閾値電圧Vthが保持容量24に保持された閾値電圧Vthに相当する電圧と相殺される。この閾値キャンセルの原理の詳細については後述する。 By writing the signal voltage V sig by the writing transistor 23, the gate potential V g of the driving transistor 22 becomes the signal voltage V sig . When the drive transistor 22 is driven by the signal voltage V sig of the video signal, the threshold voltage V th of the drive transistor 22 is canceled with the voltage corresponding to the threshold voltage V th held in the holding capacitor 24. Details of the principle of threshold cancellation will be described later.

このとき、有機EL素子21はカットオフ状態(ハイインピーダンス状態)にある。従って、映像信号の信号電圧Vsigに応じて電源供給線32から駆動トランジスタ22に流れる電流(ドレイン−ソース間電流Ids)は有機EL素子21の等価容量25に流れ込み、当該等価容量25の充電が開始される。 At this time, the organic EL element 21 is in a cutoff state (high impedance state). Therefore, the current (drain-source current I ds ) flowing from the power supply line 32 to the drive transistor 22 in accordance with the signal voltage V sig of the video signal flows into the equivalent capacitor 25 of the organic EL element 21, and the equivalent capacitor 25 is charged. Is started.

有機EL素子21の等価容量25が充電されることにより、駆動トランジスタ22のソース電位Vsが時間の経過と共に上昇していく。このとき既に、駆動トランジスタ22の閾値電圧Vthの画素毎のばらつきがキャンセルされており、駆動トランジスタ22のドレイン−ソース間電流Idsは当該駆動トランジスタ22の移動度μに依存したものとなる。駆動トランジスタ22の移動度μは、当該駆動トランジスタ22のチャネルを構成する半導体薄膜の移動度である。 As the equivalent capacitance 25 of the organic EL element 21 is charged, the source potential V s of the driving transistor 22 rises with time. At this time, the pixel-to-pixel variation in the threshold voltage V th of the drive transistor 22 has already been canceled, and the drain-source current I ds of the drive transistor 22 depends on the mobility μ of the drive transistor 22. The mobility μ of the driving transistor 22 is the mobility of the semiconductor thin film constituting the channel of the driving transistor 22.

ここで、映像信号の信号電圧Vsigに対する保持容量24の保持電圧Vgsの比率、即ち、書込みゲインGが1(理想値)であると仮定する。すると、駆動トランジスタ22のソース電位VsがVofs−Vth+ΔVの電位まで上昇することで、駆動トランジスタ22のゲート‐ソース間電圧VgsはVsig−Vofs+Vth−ΔVとなる。 Here, it is assumed that the ratio of the holding voltage V gs of the holding capacitor 24 to the signal voltage V sig of the video signal, that is, the write gain G is 1 (ideal value). Then, the source potential V s of the drive transistor 22 rises to the potential of V ofs −V th + ΔV, so that the gate-source voltage V gs of the drive transistor 22 becomes V sig −V ofs + V th −ΔV.

すなわち、駆動トランジスタ22のソース電位Vsの上昇分ΔVは、保持容量24に保持された電圧(Vsig−Vofs+Vth)から差し引かれるように、換言すれば、保持容量24の充電電荷を放電するように作用し、負帰還がかけられたことになる。従って、ソース電位Vsの上昇分ΔVは負帰還の帰還量となる。 That is, the increase ΔV of the source potential Vs of the driving transistor 22 is subtracted from the voltage (V sig −V ofs + V th ) held in the holding capacitor 24, in other words, the charge stored in the holding capacitor 24 is discharged. This means that negative feedback has been applied. Therefore, the increase ΔV of the source potential V s becomes a feedback amount of negative feedback.

このように、駆動トランジスタ22に流れるドレイン−ソース間電流Idsに応じた帰還量ΔVでゲート‐ソース間電圧Vgsに負帰還をかけることで、駆動トランジスタ22のドレイン−ソース間電流Idsの移動度μに対する依存性を打ち消すことができる。この打ち消す処理が、駆動トランジスタ22の移動度μの画素毎のばらつきを補正する移動度補正処理である。 Thus, the drain flowing through the driving transistor 22 - gate with the feedback amount ΔV corresponding to the source current I ds - by applying the negative feedback to the source voltage V gs, the drain of the driving transistor 22 - the source current I ds The dependence on mobility μ can be negated. This canceling process is a mobility correction process for correcting the variation of the mobility μ of the driving transistor 22 for each pixel.

より具体的には、駆動トランジスタ22のゲート電極に書き込まれる映像信号の信号振幅Vin(=Vsig−Vofs)が高い程ドレイン−ソース間電流Idsが大きくなるため、負帰還の帰還量ΔVの絶対値も大きくなる。従って、発光輝度レベルに応じた移動度補正処理が行われる。 More specifically, since the drain-source current I ds increases as the signal amplitude V in (= V sig −V ofs ) of the video signal written to the gate electrode of the drive transistor 22 increases, the feedback amount of negative feedback The absolute value of ΔV also increases. Therefore, mobility correction processing according to the light emission luminance level is performed.

また、映像信号の信号振幅Vinを一定とした場合、駆動トランジスタ22の移動度μが大きいほど負帰還の帰還量ΔVの絶対値も大きくなるため、画素毎の移動度μのばらつきを取り除くことができる。従って、負帰還の帰還量ΔVは、移動度補正の補正量とも言える。移動度補正の原理の詳細については後述する。 Furthermore, when a constant signal amplitude V in of the video signal, since the greater the absolute value of the feedback amount ΔV of the mobility μ is large enough negative feedback of the drive transistor 22, to remove the variation of the mobility μ for each pixel Can do. Therefore, it can be said that the feedback amount ΔV of the negative feedback is a correction amount for mobility correction. Details of the principle of mobility correction will be described later.

(発光期間)
次に、時刻t17で走査線31の電位WSが低電位側に遷移することで、図11(D)に示すように、書込みトランジスタ23が非導通状態となる。これにより、駆動トランジスタ22のゲート電極は、信号線33から電気的に切り離されるためにフローティング状態になる。
(Light emission period)
Next, when the potential WS of the scanning line 31 shifts to the low potential side at time t 17 , the writing transistor 23 is turned off as illustrated in FIG. As a result, the gate electrode of the driving transistor 22 is electrically disconnected from the signal line 33 and is in a floating state.

ここで、駆動トランジスタ22のゲート電極がフローティング状態にあるときは、駆動トランジスタ22のゲート−ソース間に保持容量24が接続されていることにより、駆動トランジスタ22のソース電位Vsの変動に連動してゲート電位Vgも変動する。このように、駆動トランジスタ22のゲート電位Vgがソース電位Vsの変動に連動して変動する動作が、保持容量24によるブートストラップ動作である。 Here, when the gate electrode of the drive transistor 22 is in a floating state, the storage capacitor 24 is connected between the gate and the source of the drive transistor 22, thereby interlocking with the fluctuation of the source potential V s of the drive transistor 22. Thus, the gate potential V g also varies. Thus, the operation in which the gate potential V g of the driving transistor 22 varies in conjunction with the variation in the source potential V s is a bootstrap operation by the storage capacitor 24.

駆動トランジスタ22のゲート電極がフローティング状態になり、それと同時に、駆動トランジスタ22のドレイン−ソース間電流Idsが有機EL素子21に流れ始めることにより、当該電流Idsに応じて有機EL素子21のアノード電位が上昇する。 The gate electrode of the drive transistor 22 is in a floating state, and at the same time, the drain-source current I ds of the drive transistor 22 starts to flow through the organic EL element 21, so that the anode of the organic EL element 21 corresponds to the current I ds. The potential increases.

そして、有機EL素子21のアノード電位がVthel+Vcathを越えると、有機EL素子21に駆動電流が流れ始めるため有機EL素子21が発光を開始する。また、有機EL素子21のアノード電位の上昇は、即ち、駆動トランジスタ22のソース電位Vsの上昇に他ならない。そして、駆動トランジスタ22のソース電位Vsが上昇すると、保持容量24のブートストラップ動作により、駆動トランジスタ22のゲート電位Vgも連動して上昇する。 When the anode potential of the organic EL element 21 exceeds V thel + V cath , the drive current starts to flow through the organic EL element 21, so that the organic EL element 21 starts to emit light. The increase in the anode potential of the organic EL element 21 is none other than the increase in the source potential V s of the drive transistor 22. When the source potential V s of the driving transistor 22 rises, the gate potential V g of the driving transistor 22 also rises in conjunction with the bootstrap operation of the storage capacitor 24.

このとき、ブートストラップゲインが1(理想値)であると仮定した場合、ゲート電位Vgの上昇量はソース電位Vsの上昇量に等しくなる。故に、発光期間中、駆動トランジスタ22のゲート‐ソース間電圧Vgsは、Vsig−Vofs+Vth−ΔVで一定に保持される。そして、時刻t18で信号線33の電位が映像信号の信号電圧Vsigから基準電圧Vofsに切り替わる。 At this time, when it is assumed that the bootstrap gain is 1 (ideal value), the increase amount of the gate potential V g becomes equal to the increase amount of the source potential V s . Therefore, during the light emission period, the gate-source voltage V gs of the drive transistor 22 is kept constant at V sig −V ofs + V th −ΔV. At time t18, the potential of the signal line 33 is switched from the signal voltage V sig of the video signal to the reference voltage V ofs .

以上説明した一連の回路動作において、閾値補正準備、閾値補正、信号電圧Vsigの書込み(信号書込み)、及び、移動度補正の各処理動作は、1水平走査期間(1H)において実行される。また、信号書込み及び移動度補正の各処理動作は、時刻t6−t7の期間において並行して実行される。 In the series of circuit operations described above, processing operations for threshold correction preparation, threshold correction, signal voltage V sig writing (signal writing), and mobility correction are executed in one horizontal scanning period (1H). Further, the signal writing and mobility correction processing operations are executed in parallel during the period of time t 6 -t 7 .

〔分割閾値補正〕
尚、ここでは、閾値補正処理を1回だけ実行する駆動法を採る場合を例に挙げて説明したが、この駆動法は一例に過ぎず、この駆動法に限られるものではない。例えば、閾値補正処理を移動度補正及び信号書込み処理と共に行う1H期間に加えて、当該1H期間に先行する複数の水平走査期間に亘って分割して複数回閾値補正処理を実行する、所謂分割閾値補正を行う駆動法を採ることも可能である。
[Division threshold correction]
Here, the case where the driving method in which the threshold value correction process is executed only once is described as an example, but this driving method is only an example and is not limited to this driving method. For example, in addition to the 1H period in which the threshold correction process is performed together with the mobility correction and the signal writing process, the so-called divided threshold is executed by dividing the threshold correction process over a plurality of horizontal scanning periods preceding the 1H period and performing the threshold correction process a plurality of times. It is also possible to adopt a driving method for performing correction.

この分割閾値補正の駆動法によれば、高精細化に伴う多画素化によって1水平走査期間に割り当てられる時間が短くなったとしても、閾値補正期間として複数の水平走査期間に亘って十分な時間を確保することができるために、閾値補正処理を確実に行うことができる。   According to this division threshold correction driving method, even if the time allotted to one horizontal scanning period is shortened due to the increase in the number of pixels accompanying high definition, sufficient time is provided for a plurality of horizontal scanning periods as the threshold correction period. Therefore, the threshold value correction process can be performed reliably.

〔閾値キャンセルの原理〕
ここで、駆動トランジスタ22の閾値キャンセル(即ち、閾値補正)の原理について説明する。駆動トランジスタ22は、飽和領域で動作するように設計されているために定電流源として動作する。これにより、有機EL素子21には駆動トランジスタ22から、次式(1)で与えられる一定のドレイン−ソース間電流(駆動電流)Idsが供給される。
ds=(1/2)・μ(W/L)Cox(Vgs−Vth2 ……(1)
ここで、Wは駆動トランジスタ22のチャネル幅、Lはチャネル長、Coxは単位面積当たりのゲート容量である。
[Principle of threshold cancellation]
Here, the principle of threshold cancellation (that is, threshold correction) of the drive transistor 22 will be described. The drive transistor 22 operates as a constant current source because it is designed to operate in the saturation region. As a result, the organic EL element 21 is supplied with a constant drain-source current (drive current) I ds given by the following equation (1) from the drive transistor 22.
I ds = (1/2) · μ (W / L) C ox (V gs −V th ) 2 (1)
Here, W is the channel width of the driving transistor 22, L is the channel length, and C ox is the gate capacitance per unit area.

図12に、駆動トランジスタ22のドレイン−ソース間電流Ids対ゲート−ソース間電圧Vgsの特性を示す。 FIG. 12 shows the characteristics of the drain-source current I ds versus the gate-source voltage V gs of the driving transistor 22.

この特性図に示すように、駆動トランジスタ22の閾値電圧Vthの画素毎のばらつきに対するキャンセル処理を行わないと、閾値電圧VthがVth1のとき、ゲート−ソース間電圧Vgsに対応するドレイン−ソース間電流IdsがIds1になる。 As shown in this characteristic diagram, when the cancellation process for the variation of the threshold voltage V th of the driving transistor 22 for each pixel is not performed, the drain corresponding to the gate-source voltage V gs when the threshold voltage V th is V th1. - source current I ds becomes I ds1.

これに対して、閾値電圧VthがVth2(Vth2>Vth1)のとき、同じゲート−ソース間電圧Vgsに対応するドレイン−ソース間電流IdsがIds2(Ids2<Ids1)になる。すなわち、駆動トランジスタ22の閾値電圧Vthが変動すると、ゲート−ソース間電圧Vgsが一定であってもドレイン−ソース間電流Idsが変動する。 On the other hand, when the threshold voltage V th is V th2 (V th2> V th1 ), the same gate - drain corresponding to the source voltage V gs - source current I ds I ds2 (I ds2 <I ds1 ) become. That is, when the threshold voltage V th of the drive transistor 22 varies, the drain-source current I ds varies even if the gate-source voltage V gs is constant.

一方、上記構成の画素(画素回路)20では、先述したように、発光時の駆動トランジスタ22のゲート−ソース間電圧VgsはVsig−Vofs+Vth−ΔVである。従って、これを式(1)に代入すると、ドレイン−ソース間電流Idsは、次式(2)で表される。
ds=(1/2)・μ(W/L)Cox(Vsig−Vofs−ΔV)2 ……(2)
On the other hand, in the pixel (pixel circuit) 20 having the above configuration, as described above, the gate-source voltage V gs of the driving transistor 22 at the time of light emission is V sig −V ofs + V th −ΔV. Therefore, when this is substituted into the equation (1), the drain-source current I ds is expressed by the following equation (2).
I ds = (1/2) · μ (W / L) C ox (V sig −V ofs −ΔV) 2 (2)

すなわち、駆動トランジスタ22の閾値電圧Vthの項がキャンセルされており、駆動トランジスタ22から有機EL素子21に供給されるドレイン−ソース間電流Idsは、駆動トランジスタ22の閾値電圧Vthに依存しない。その結果、駆動トランジスタ22の製造プロセスのばらつきや経時変化等により、駆動トランジスタ22の閾値電圧Vthが画素毎に変動したとしても、ドレイン−ソース間電流Idsが変動しないために、有機EL素子21の発光輝度を一定に保つことができる。 That is, the term of the threshold voltage V th of the drive transistor 22 is canceled, and the drain-source current I ds supplied from the drive transistor 22 to the organic EL element 21 does not depend on the threshold voltage V th of the drive transistor 22. . As a result, even if the threshold voltage V th of the drive transistor 22 varies from pixel to pixel due to variations in the manufacturing process of the drive transistor 22 and changes over time, the drain-source current I ds does not vary. 21 emission luminance can be kept constant.

〔移動度補正の原理〕
次に、駆動トランジスタ22の移動度補正の原理について説明する。図13に、駆動トランジスタ22の移動度μが相対的に大きい画素Aと、駆動トランジスタ22の移動度μが相対的に小さい画素Bとを比較した状態で特性カーブを示す。駆動トランジスタ22をポリシリコン薄膜トランジスタなどで構成した場合、画素Aや画素Bのように、画素間で移動度μがばらつくことは避けられない。
[Principle of mobility correction]
Next, the principle of mobility correction of the drive transistor 22 will be described. FIG. 13 shows a characteristic curve in a state where a pixel A having a relatively high mobility μ of the drive transistor 22 and a pixel B having a relatively low mobility μ of the drive transistor 22 are compared. When the driving transistor 22 is composed of a polysilicon thin film transistor or the like, it is inevitable that the mobility μ varies between pixels like the pixel A and the pixel B.

画素Aと画素Bで移動度μにばらつきがある状態で、駆動トランジスタ22のゲート電極に例えば両画素A,Bに同レベルの信号振幅Vin(=Vsig−Vofs)を書き込んだ場合を考える。この場合、何ら移動度μの補正を行わないと、移動度μの大きい画素Aに流れるドレイン−ソース間電流Ids1′と移動度μの小さい画素Bに流れるドレイン−ソース間電流Ids2′との間には大きな差が生じてしまう。このように、移動度μの画素毎のばらつきに起因してドレイン−ソース間電流Idsに画素間で大きな差が生じると、画面のユニフォーミティ(一様性)が損なわれる。 A case where the signal amplitude V in (= V sig −V ofs ) of the same level is written to both the pixels A and B, for example, in the gate electrode of the driving transistor 22 in a state where the mobility μ varies between the pixels A and B. Think. In this case, if no not corrected mobility mu, drain flows to the pixel A having the high mobility mu - source current I ds1 'and the drain flowing through the pixel B having the low mobility mu - source current I ds2' and There will be a big difference between the two. As described above, when a large difference occurs between the pixels in the drain-source current I ds due to the variation of the mobility μ from pixel to pixel, the uniformity of the screen is impaired.

ここで、先述した式(1)のトランジスタ特性式から明らかなように、移動度μが大きいとドレイン−ソース間電流Idsが大きくなる。従って、負帰還における帰還量ΔVは移動度μが大きくなるほど大きくなる。図13に示すように、移動度μの大きな画素Aの帰還量ΔV1は、移動度の小さな画素Bの帰還量ΔV2に比べて大きい。 Here, as is clear from the transistor characteristic equation of the equation (1) described above, the drain-source current I ds increases when the mobility μ is large. Therefore, the feedback amount ΔV in the negative feedback increases as the mobility μ increases. As shown in FIG. 13, the feedback amount ΔV 1 of the pixel A having a high mobility μ is larger than the feedback amount ΔV 2 of the pixel B having a low mobility.

そこで、移動度補正処理によって駆動トランジスタ22のドレイン−ソース間電流Idsに応じた帰還量ΔVでゲート−ソース間電圧Vgsに負帰還をかけることにより、移動度μが大きいほど負帰還が大きくかかることになる。その結果、移動度μの画素毎のばらつきを抑制することができる。 Therefore, by applying negative feedback to the gate-source voltage Vgs with a feedback amount ΔV corresponding to the drain-source current I ds of the driving transistor 22 by mobility correction processing, negative feedback is increased as the mobility μ increases. It will be. As a result, variation in mobility μ for each pixel can be suppressed.

具体的には、移動度μの大きな画素Aで帰還量ΔV1の補正をかけると、ドレイン−ソース間電流IdsはIds1′からIds1まで大きく下降する。一方、移動度μの小さな画素Bの帰還量ΔV2は小さいために、ドレイン−ソース間電流IdsはIds2′からIds2までの下降となり、それ程大きく下降しない。結果的に、画素Aのドレイン−ソース間電流Ids1と画素Bのドレイン−ソース間電流Ids2とはほぼ等しくなるために、移動度μの画素毎のばらつきが補正される。 Specifically, when applying a correction of the feedback amount [Delta] V 1 at the pixel A having the high mobility mu, drain - source current I ds larger drops from I ds1 'to I ds1. On the other hand, since the feedback amount [Delta] V 2 small pixels B mobility μ is small, the drain - source current I ds becomes lowered from I ds2 'to I ds2, not lowered so much. Consequently, the drain of the pixel A - drain-source current I ds1 and the pixel B - to become nearly equal to the source current I ds2, variations among the pixels of the mobility μ is corrected.

以上をまとめると、移動度μの異なる画素Aと画素Bがあった場合、移動度μの大きい画素Aの帰還量ΔV1は移動度μの小さい画素Bの帰還量ΔV2に比べて大きくなる。つまり、移動度μが大きい画素ほど帰還量ΔVが大きく、ドレイン−ソース間電流Idsの減少量が大きくなる。 In summary, when there are a pixel A and a pixel B having different mobility μ, the feedback amount ΔV1 of the pixel A having a high mobility μ is larger than the feedback amount ΔV2 of the pixel B having a low mobility μ. That is, the larger the mobility μ, the larger the feedback amount ΔV, and the larger the amount of decrease in the drain-source current I ds .

従って、駆動トランジスタ22のドレイン−ソース間電流Idsに応じた帰還量ΔVで、ゲート−ソース間電圧Vgsに負帰還をかけることで、移動度μの異なる画素のドレイン−ソース間電流Idsの電流値が均一化される。その結果、移動度μの画素毎のばらつきを補正することができる。すなわち、駆動トランジスタ22に流れる電流(ドレイン−ソース間電流Ids)に応じた帰還量ΔVで、駆動トランジスタ22のゲート−ソース間電圧Vgsに負帰還をかける処理が移動度補正処理となる。 Therefore, the drain of the driving transistor 22 - with the feedback amount ΔV corresponding to the source current I ds, the gate - by applying the negative feedback to the source voltage V gs, the drain of pixels having different mobilities mu - source current I ds The current value is made uniform. As a result, variation in mobility μ for each pixel can be corrected. That is, the process of applying negative feedback to the gate-source voltage V gs of the drive transistor 22 with the feedback amount ΔV corresponding to the current (drain-source current I ds ) flowing through the drive transistor 22 is the mobility correction process.

ここで、図8に示した画素(画素回路)20において、閾値補正、移動度補正の有無による映像信号の信号電圧Vsigと駆動トランジスタ22のドレイン−ソース間電流Idsとの関係について図14を用いて説明する。 Here, in the pixel (pixel circuit) 20 shown in FIG. 8, the relationship between the signal voltage V sig of the video signal and the drain-source current I ds of the driving transistor 22 depending on the presence or absence of threshold correction and mobility correction is shown in FIG. Will be described.

図14において、(A)は閾値補正及び移動度補正を共に行わない場合、(B)は移動度補正を行わず、閾値補正のみを行った場合、(C)は閾値補正及び移動度補正を共に行った場合をそれぞれ示している。図14(A)に示すように、閾値補正及び移動度補正を共に行わない場合には、閾値電圧Vth及び移動度μの画素A,B毎のばらつきに起因してドレイン−ソース間電流Idsに画素A,B間で大きな差が生じることになる。 In FIG. 14, (A) does not perform both threshold correction and mobility correction, (B) does not perform mobility correction, and performs only threshold correction, (C) performs threshold correction and mobility correction. Each case is shown. As shown in FIG. 14A, when neither threshold correction nor mobility correction is performed, the drain-source current I is attributed to variations in threshold voltage V th and mobility μ between the pixels A and B. A large difference is generated between the pixels A and B in ds .

これに対し、閾値補正のみを行った場合は、図14(B)に示すように、ドレイン−ソース間電流Idsのばらつきをある程度低減できるものの、移動度μの画素A,B毎のばらつきに起因する画素A,B間でのドレイン−ソース間電流Idsの差は残る。そして、閾値補正及び移動度補正を共に行うことで、図14(C)に示すように、閾値電圧Vth及び移動度μの画素A,B毎のばらつきに起因する画素A,B間でのドレイン−ソース間電流Idsの差をほぼ無くすことができる。従って、どの階調においても有機EL素子21の輝度ばらつきは発生せず、良好な画質の表示画像を得ることができる。 On the other hand, when only threshold correction is performed, as shown in FIG. 14B, although the variation in the drain-source current I ds can be reduced to some extent, the variation in mobility μ for each of the pixels A and B is reduced. The difference in the drain-source current I ds between the pixels A and B due to this remains. Then, by performing both the threshold correction and the mobility correction, as shown in FIG. 14C, the threshold voltage V th and the mobility μ between the pixels A and B caused by the variations of the pixels A and B are obtained. The difference between the drain-source currents I ds can be almost eliminated. Therefore, the luminance variation of the organic EL element 21 does not occur at any gradation, and a display image with good image quality can be obtained.

また、図8に示した画素20は、閾値補正及び移動度補正の各補正機能に加えて、先述した保持容量24によるブートストラップ動作の機能を備えていることで、次のような作用効果を得ることができる。   Further, the pixel 20 shown in FIG. 8 has the function of bootstrap operation by the storage capacitor 24 described above in addition to the correction functions of threshold correction and mobility correction. Obtainable.

すなわち、有機EL素子21のI−V特性の経時変化に伴って駆動トランジスタ22のソース電位Vsが変化したとしても、保持容量24によるブートストラップ動作により、駆動トランジスタ22のゲート−ソース間電位Vgsを一定に維持することができる。従って、有機EL素子21に流れる電流は変化せず一定となる。その結果、有機EL素子21の発光輝度も一定に保たれるために、有機EL素子21のI−V特性が経時変化したとしても、それに伴う輝度劣化のない画像表示を実現できる。 That is, even if the source potential V s of the drive transistor 22 changes with the change in IV characteristics of the organic EL element 21 with time, the gate-source potential V of the drive transistor 22 is caused by the bootstrap operation by the storage capacitor 24. gs can be kept constant. Therefore, the current flowing through the organic EL element 21 does not change and is constant. As a result, since the light emission luminance of the organic EL element 21 is kept constant, even if the IV characteristic of the organic EL element 21 changes with time, it is possible to realize image display without luminance deterioration associated therewith.

<3.変形例>
上記適用例では、画素20の電気光学素子として、有機EL素子を用いた有機EL表示装置に適用した場合を例に挙げて説明したが、本発明はこの適用例に限られるものではない。具体的には、本発明は、無機EL素子、LED素子、半導体レーザー素子など、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子(発光素子)を用いた表示装置全般に対して適用可能である。
<3. Modification>
In the above application example, the case where the present invention is applied to an organic EL display device using an organic EL element as the electro-optical element of the pixel 20 has been described as an example. However, the present invention is not limited to this application example. Specifically, the present invention relates to a display device using a current-driven electro-optical element (light-emitting element) such as an inorganic EL element, an LED element, or a semiconductor laser element whose emission luminance changes according to the current value flowing through the device. Applicable to all.

<4.電子機器>
以上説明した本発明による表示装置は、電子機器に入力された映像信号、若しくは、電子機器内で生成した映像信号を、画像若しくは映像として表示するあらゆる分野の電子機器の表示装置に適用することが可能である。一例として、図15〜図19に示す様々な電子機器、例えば、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置、ビデオカメラなどの表示装置に適用することが可能である。
<4. Electronic equipment>
The display device according to the present invention described above can be applied to display devices of electronic devices in various fields that display video signals input to electronic devices or video signals generated in electronic devices as images or videos. Is possible. As an example, the present invention can be applied to various electronic devices shown in FIGS. 15 to 19 such as a digital camera, a notebook personal computer, a mobile terminal device such as a mobile phone, and a display device such as a video camera.

このように、あらゆる分野の電子機器において、その表示装置として、本発明による表示装置を用いることができる。先述した実施形態の説明から明らかなように、本発明による表示装置は、画素アレイ部の各画素を駆動する周辺回路部の機能を制限することなく、表示パネルの更なる狭額縁化を図ることができる。従って、各種の電子機器において、その表示装置として、本発明による表示装置を用いることで、画質を維持しつつ表示装置のコンパクト化を図ることができる。   As described above, the display device according to the present invention can be used as a display device in electronic devices of various fields. As is clear from the description of the above-described embodiment, the display device according to the present invention can further reduce the frame of the display panel without limiting the function of the peripheral circuit unit that drives each pixel of the pixel array unit. Can do. Therefore, by using the display device according to the present invention as the display device in various electronic devices, the display device can be made compact while maintaining the image quality.

本発明による表示装置は、封止された構成のモジュール形状のものをも含む。例えば、画素アレイ部30に透明なガラス等の対向部が貼り付けられて形成された表示モジュールが該当する。この透明な対向部には、カラーフィルタ、保護膜等、更には、上記した遮光膜が設けられてもよい。尚、表示モジュールには、外部から画素アレイ部への信号等を入出力するための回路部やFPC(フレキシブルプリントサーキット)等が設けられていてもよい。   The display device according to the present invention includes a module-shaped one having a sealed configuration. For example, a display module formed by attaching a facing portion such as transparent glass to the pixel array portion 30 is applicable. The transparent facing portion may be provided with a color filter, a protective film, and the like, and further the above-described light shielding film. Note that the display module may be provided with a circuit unit for inputting / outputting a signal and the like from the outside to the pixel array unit, an FPC (flexible printed circuit), and the like.

以下に、本発明が適用される電子機器の具体例について説明する。   Specific examples of electronic devices to which the present invention is applied will be described below.

図15は、本発明が適用されるテレビジョンセットの外観を示す斜視図である。本適用例に係るテレビジョンセットは、フロントパネル102やフィルターガラス103等から構成される映像表示画面部101を含み、その映像表示画面部101として本発明による表示装置を用いることにより作製される。   FIG. 15 is a perspective view showing an appearance of a television set to which the present invention is applied. The television set according to this application example includes a video display screen unit 101 including a front panel 102, a filter glass 103, and the like, and is manufactured by using the display device according to the present invention as the video display screen unit 101.

図16は、本発明が適用されるデジタルカメラの外観を示す斜視図であり、(A)は表側から見た斜視図、(B)は裏側から見た斜視図である。本適用例に係るデジタルカメラは、フラッシュ用の発光部111、表示部112、メニュースイッチ113、シャッターボタン114等を含み、その表示部112として本発明による表示装置を用いることにより作製される。   16A and 16B are perspective views showing the external appearance of a digital camera to which the present invention is applied. FIG. 16A is a perspective view seen from the front side, and FIG. 16B is a perspective view seen from the back side. The digital camera according to this application example includes a light emitting unit 111 for flash, a display unit 112, a menu switch 113, a shutter button 114, and the like, and is manufactured by using the display device according to the present invention as the display unit 112.

図17は、本発明が適用されるノート型パーソナルコンピュータの外観を示す斜視図である。本適用例に係るノート型パーソナルコンピュータは、本体121に、文字等を入力するとき操作されるキーボード122、画像を表示する表示部123等を含み、その表示部123として本発明による表示装置を用いることにより作製される。   FIG. 17 is a perspective view showing the appearance of a notebook personal computer to which the present invention is applied. A notebook personal computer according to this application example includes a main body 121 including a keyboard 122 that is operated when characters and the like are input, a display unit 123 that displays an image, and the like, and the display device according to the present invention is used as the display unit 123. It is produced by this.

図18は、本発明が適用されるビデオカメラの外観を示す斜視図である。本適用例に係るビデオカメラは、本体部131、前方を向いた側面に被写体撮影用のレンズ132、撮影時のスタート/ストップスイッチ133、表示部134等を含み、その表示部134として本発明による表示装置を用いることにより作製される。   FIG. 18 is a perspective view showing the appearance of a video camera to which the present invention is applied. The video camera according to this application example includes a main body part 131, a lens 132 for photographing an object on the side facing forward, a start / stop switch 133 at the time of photographing, a display part 134, etc., and the display part 134 according to the present invention. It is manufactured by using a display device.

図19は、本発明が適用される携帯端末装置、例えば携帯電話機を示す外観図であり、(A)は開いた状態での正面図、(B)はその側面図、(C)は閉じた状態での正面図、(D)は左側面図、(E)は右側面図、(F)は上面図、(G)は下面図である。本適用例に係る携帯電話機は、上側筐体141、下側筐体142、連結部(ここではヒンジ部)143、ディスプレイ144、サブディスプレイ145、ピクチャーライト146、カメラ147等を含んでいる。そして、ディスプレイ144やサブディスプレイ145として本発明による表示装置を用いることにより本適用例に係る携帯電話機が作製される。   FIG. 19 is an external view showing a mobile terminal device to which the present invention is applied, for example, a mobile phone, (A) is a front view in an open state, (B) is a side view thereof, and (C) is closed. (D) is a left side view, (E) is a right side view, (F) is a top view, and (G) is a bottom view. A cellular phone according to this application example includes an upper casing 141, a lower casing 142, a connecting portion (here, a hinge portion) 143, a display 144, a sub-display 145, a picture light 146, a camera 147, and the like. Then, by using the display device according to the present invention as the display 144 or the sub display 145, the mobile phone according to this application example is manufactured.

10…表示装置、10A…有機EL表示装置、20…画素、21…有機EL素子、22…駆動トランジスタ、23…書込みトランジスタ、24…保持容量、30…画素アレイ部、40…書込み走査回路、50…電源供給走査回路、60…信号出力回路、70…表示パネル、70A…基板本体部、70B,70C,70D…基板端部、71…絶縁性基板、72,74…絶縁膜、73…導電性基板、81…配線部、80(80A,80B,80C)…周辺回路部、 DESCRIPTION OF SYMBOLS 10 ... Display apparatus, 10A ... Organic EL display apparatus, 20 ... Pixel, 21 ... Organic EL element, 22 ... Drive transistor, 23 ... Write transistor, 24 ... Retention capacity, 30 ... Pixel array part, 40 ... Write scanning circuit, 50 ... power supply scanning circuit, 60 ... signal output circuit, 70 ... display panel, 70 A ... substrate body, 70 B, 70 C, 70 D ... substrate end portion, 71 ... insulating substrate, 72, 74 ... insulating film 73 ... conductive substrate, 81 ... wiring part, 80 (80 A , 80 B , 80 C ) ... peripheral circuit part,

Claims (6)

折り曲げ可能な基板と、
電気光学素子を含む画素が前記基板上に配置されてなる画素アレイ部と、
前記基板上の前記画素アレイ部の周辺の少なくとも1辺において折り曲げられた基板端部と、
前記基板端部に配置され、前記画素アレイ部の各画素を駆動する周辺回路部と
を備える表示装置。
A foldable substrate;
A pixel array unit in which pixels including electro-optic elements are disposed on the substrate;
A substrate end bent at at least one side of the periphery of the pixel array portion on the substrate;
A display device comprising: a peripheral circuit unit disposed at an end of the substrate and driving each pixel of the pixel array unit.
前記画素アレイ部と前記周辺回路部とを電気的に接続する配線部の各配線は、前記画素アレイ部と前記周辺回路部との間の折り曲げ部において同一幅で形成されている
請求項1に記載の表示装置。
The wiring of the wiring part that electrically connects the pixel array part and the peripheral circuit part is formed with the same width in a bent part between the pixel array part and the peripheral circuit part. The display device described.
前記画素アレイ部と前記周辺回路部とを電気的に接続する配線部の各配線は、前記画素アレイ部と前記周辺回路部との間の折り曲げ部において同一間隔で形成されている
請求項1または請求項2に記載の表示装置。
The wiring of the wiring part that electrically connects the pixel array part and the peripheral circuit part is formed at the same interval in a bent part between the pixel array part and the peripheral circuit part. The display device according to claim 2.
前記基板は絶縁性基板であり、
前記画素アレイ部と前記周辺回路部とを電気的に接続する配線部の各配線は、前記絶縁性基板の上に直接形成されている
請求項1または乃至請求項3のいずれか1項に記載の表示装置。
The substrate is an insulating substrate;
4. The wiring according to claim 1, wherein each wiring of a wiring part that electrically connects the pixel array part and the peripheral circuit part is directly formed on the insulating substrate. 5. Display device.
前記基板は導電性基板であり、
前記画素アレイ部と前記周辺回路部とを電気的に接続する配線部の各配線は、前記導電性基板の上に絶縁膜を介して形成された下層配線の上に形成されている
請求項1または乃至請求項3のいずれか1項に記載の表示装置。
The substrate is a conductive substrate;
2. Each wiring of a wiring part that electrically connects the pixel array part and the peripheral circuit part is formed on a lower layer wiring formed on the conductive substrate via an insulating film. The display device according to claim 3.
折り曲げ可能な基板と、
電気光学素子を含む画素が前記基板上に配置されてなる画素アレイ部と、
前記基板上の前記画素アレイ部の周辺の少なくとも1辺において折り曲げられた基板端部と、
前記基板端部に配置され、前記画素アレイ部の各画素を駆動する周辺回路部と
を備える表示装置を有する電子機器。
A foldable substrate;
A pixel array unit in which pixels including electro-optic elements are disposed on the substrate;
A substrate end bent at at least one side of the periphery of the pixel array portion on the substrate;
An electronic apparatus having a display device that includes a peripheral circuit unit that is disposed at an end portion of the substrate and drives each pixel of the pixel array unit.
JP2010075058A 2010-03-29 2010-03-29 Display device and electronic device Pending JP2011209405A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010075058A JP2011209405A (en) 2010-03-29 2010-03-29 Display device and electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010075058A JP2011209405A (en) 2010-03-29 2010-03-29 Display device and electronic device

Publications (1)

Publication Number Publication Date
JP2011209405A true JP2011209405A (en) 2011-10-20

Family

ID=44940563

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010075058A Pending JP2011209405A (en) 2010-03-29 2010-03-29 Display device and electronic device

Country Status (1)

Country Link
JP (1) JP2011209405A (en)

Cited By (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014512556A (en) * 2011-02-28 2014-05-22 アップル インコーポレイテッド Display with minimum border
US9164335B2 (en) 2012-06-18 2015-10-20 Samsung Display Co., Ltd. Display panel and method of manufacturing the same
WO2016017064A1 (en) * 2014-07-30 2016-02-04 パナソニックIpマネジメント株式会社 Organic el element and method for manufacturing same
JP2017536646A (en) * 2014-09-24 2017-12-07 アップル インコーポレイテッド Silicon and semiconductor oxide thin film transistor displays
JP2018005003A (en) * 2016-07-04 2018-01-11 株式会社ジャパンディスプレイ Display and method for manufacturing display
JP2018077422A (en) * 2016-11-11 2018-05-17 株式会社ジャパンディスプレイ Display device
US10043835B2 (en) 2016-07-15 2018-08-07 Japan Display Inc. Display device and method for manufacturing the same
US10096622B2 (en) 2013-08-26 2018-10-09 Apple Inc. Displays with silicon and semiconducting oxide thin-film transistors
CN109343249A (en) * 2018-11-26 2019-02-15 厦门天马微电子有限公司 Display panel and preparation method thereof, display device
WO2019064497A1 (en) * 2017-09-29 2019-04-04 シャープ株式会社 Display device
JP2019109504A (en) * 2017-12-19 2019-07-04 エルジー ディスプレイ カンパニー リミテッド Display device
JP2019109505A (en) * 2017-12-19 2019-07-04 エルジー ディスプレイ カンパニー リミテッド Display device
US10361395B2 (en) 2016-10-14 2019-07-23 Japan Display Inc. Display device
JP2019529991A (en) * 2016-09-13 2019-10-17 サムスン エレクトロニクス カンパニー リミテッド Flexible display electronic device
JPWO2018173495A1 (en) * 2017-03-23 2020-01-30 コニカミノルタ株式会社 Luminous sheet
US10553666B2 (en) 2017-04-05 2020-02-04 Japan Display Inc. Display device
WO2020036020A1 (en) * 2018-08-13 2020-02-20 株式会社ジャパンディスプレイ Display device
US10576716B2 (en) 2016-12-22 2020-03-03 Japan Display Inc. Protective element and method for manufacturing display device
US10685986B2 (en) 2017-09-29 2020-06-16 Japan Display Inc. Display device and method for manufacturing display device
US10714009B2 (en) 2015-12-04 2020-07-14 Apple Inc. Display with light-emitting diodes
US10854828B2 (en) 2017-06-16 2020-12-01 Japan Display Inc. Display device including a bent portion and method for manufacturing the same
JP2022501626A (en) * 2018-09-27 2022-01-06 京東方科技集團股▲ふん▼有限公司Boe Technology Group Co., Ltd. Array board, display panel and display device
US11315997B2 (en) 2017-10-04 2022-04-26 Japan Display Inc. Display device using a flexible substrate with alignment marks for folding
JP2022078106A (en) * 2017-11-22 2022-05-24 株式会社ジャパンディスプレイ Array substrate
JP2022119776A (en) * 2017-10-30 2022-08-17 株式会社ジャパンディスプレイ Semiconductor device
JP2022191221A (en) * 2017-12-19 2022-12-27 エルジー ディスプレイ カンパニー リミテッド Display device
JP2023051987A (en) * 2013-03-07 2023-04-11 株式会社半導体エネルギー研究所 Display device
US11963411B2 (en) 2017-11-22 2024-04-16 Japan Display Inc. Display device

Cited By (64)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014512556A (en) * 2011-02-28 2014-05-22 アップル インコーポレイテッド Display with minimum border
US9164335B2 (en) 2012-06-18 2015-10-20 Samsung Display Co., Ltd. Display panel and method of manufacturing the same
USRE47701E1 (en) 2012-06-18 2019-11-05 Samsung Display Co., Ltd. Display panel and method of manufacturing the same
JP2023051987A (en) * 2013-03-07 2023-04-11 株式会社半導体エネルギー研究所 Display device
JP7377944B2 (en) 2013-03-07 2023-11-10 株式会社半導体エネルギー研究所 display device
US11950474B2 (en) 2013-03-07 2024-04-02 Semiconductor Energy Laboratory Co., Ltd. Display device
US10707237B2 (en) 2013-08-26 2020-07-07 Apple Inc. Displays with silicon and semiconducting oxide thin-film transistors
US10998344B2 (en) 2013-08-26 2021-05-04 Apple Inc. Displays with silicon and semiconducting oxide thin-film transistors
US10096622B2 (en) 2013-08-26 2018-10-09 Apple Inc. Displays with silicon and semiconducting oxide thin-film transistors
US11177291B2 (en) 2013-08-26 2021-11-16 Apple Inc. Displays with silicon and semiconducting oxide thin-film transistors
US11876099B2 (en) 2013-08-26 2024-01-16 Apple Inc. Displays with silicon and semiconducting oxide thin-film transistors
US10741588B2 (en) 2013-08-26 2020-08-11 Apple Inc. Displays with silicon and semiconducting oxide thin-film transistors
US11587954B2 (en) 2013-08-26 2023-02-21 Apple Inc. Displays with silicon and semiconducting oxide thin-film transistors
WO2016017064A1 (en) * 2014-07-30 2016-02-04 パナソニックIpマネジメント株式会社 Organic el element and method for manufacturing same
US10032841B2 (en) 2014-09-24 2018-07-24 Apple Inc. Silicon and semiconducting oxide thin-film transistor displays
CN110085630A (en) * 2014-09-24 2019-08-02 苹果公司 Silicon and oxide semiconductor film transistor display
JP2017536646A (en) * 2014-09-24 2017-12-07 アップル インコーポレイテッド Silicon and semiconductor oxide thin film transistor displays
US11615746B2 (en) 2015-12-04 2023-03-28 Apple Inc. Display with light-emitting diodes
US11462163B2 (en) 2015-12-04 2022-10-04 Apple Inc. Display with light-emitting diodes
US11232748B2 (en) 2015-12-04 2022-01-25 Apple Inc. Display with light-emitting diodes
US11875745B2 (en) 2015-12-04 2024-01-16 Apple Inc. Display with light-emitting diodes
US10997917B2 (en) 2015-12-04 2021-05-04 Apple Inc. Display with light-emitting diodes
US10714009B2 (en) 2015-12-04 2020-07-14 Apple Inc. Display with light-emitting diodes
JP2018005003A (en) * 2016-07-04 2018-01-11 株式会社ジャパンディスプレイ Display and method for manufacturing display
US10283535B2 (en) 2016-07-15 2019-05-07 Japan Display Inc. Display device and method for manufacturing the same
US10043835B2 (en) 2016-07-15 2018-08-07 Japan Display Inc. Display device and method for manufacturing the same
US10945346B2 (en) 2016-09-13 2021-03-09 Samsung Electronics Co., Ltd. Flexible display electronic device
JP2019529991A (en) * 2016-09-13 2019-10-17 サムスン エレクトロニクス カンパニー リミテッド Flexible display electronic device
US11266033B2 (en) 2016-09-13 2022-03-01 Samsung Electronics Co., Ltd. Flexible display electronic device
US10361395B2 (en) 2016-10-14 2019-07-23 Japan Display Inc. Display device
US10658617B2 (en) 2016-10-14 2020-05-19 Japan Display Inc. Display Device
JP6998652B2 (en) 2016-11-11 2022-01-18 株式会社ジャパンディスプレイ Display device
JP2018077422A (en) * 2016-11-11 2018-05-17 株式会社ジャパンディスプレイ Display device
US10576716B2 (en) 2016-12-22 2020-03-03 Japan Display Inc. Protective element and method for manufacturing display device
JPWO2018173495A1 (en) * 2017-03-23 2020-01-30 コニカミノルタ株式会社 Luminous sheet
US10553666B2 (en) 2017-04-05 2020-02-04 Japan Display Inc. Display device
US10854828B2 (en) 2017-06-16 2020-12-01 Japan Display Inc. Display device including a bent portion and method for manufacturing the same
US11620922B2 (en) 2017-09-29 2023-04-04 Sharp Kabushiki Kaisha Display device
CN111433929A (en) * 2017-09-29 2020-07-17 夏普株式会社 Display device
WO2019064497A1 (en) * 2017-09-29 2019-04-04 シャープ株式会社 Display device
CN111433929B (en) * 2017-09-29 2023-04-04 夏普株式会社 Display device
US20200273380A1 (en) * 2017-09-29 2020-08-27 Sharp Kabushiki Kaisha Display device
US10685986B2 (en) 2017-09-29 2020-06-16 Japan Display Inc. Display device and method for manufacturing display device
US11315997B2 (en) 2017-10-04 2022-04-26 Japan Display Inc. Display device using a flexible substrate with alignment marks for folding
JP2022119776A (en) * 2017-10-30 2022-08-17 株式会社ジャパンディスプレイ Semiconductor device
JP7220320B2 (en) 2017-10-30 2023-02-09 株式会社ジャパンディスプレイ semiconductor equipment
JP7246534B2 (en) 2017-11-22 2023-03-27 株式会社ジャパンディスプレイ array substrate
JP2022078106A (en) * 2017-11-22 2022-05-24 株式会社ジャパンディスプレイ Array substrate
US11963411B2 (en) 2017-11-22 2024-04-16 Japan Display Inc. Display device
JP7314380B2 (en) 2017-12-19 2023-07-25 エルジー ディスプレイ カンパニー リミテッド Display device
JP2019109504A (en) * 2017-12-19 2019-07-04 エルジー ディスプレイ カンパニー リミテッド Display device
US11417867B2 (en) 2017-12-19 2022-08-16 Lg Display Co., Ltd. Display device
US12108628B2 (en) 2017-12-19 2024-10-01 Lg Display Co., Ltd. Display device
JP2019109505A (en) * 2017-12-19 2019-07-04 エルジー ディスプレイ カンパニー リミテッド Display device
US10903296B2 (en) 2017-12-19 2021-01-26 Lg Display Co., Ltd. Display device
US11765937B2 (en) 2017-12-19 2023-09-19 Lg Display Co., Ltd. Display device
JP2022191221A (en) * 2017-12-19 2022-12-27 エルジー ディスプレイ カンパニー リミテッド Display device
US10615236B2 (en) 2017-12-19 2020-04-07 Lg Display Co., Ltd. Display device
US11925066B2 (en) 2017-12-19 2024-03-05 Lg Display Co., Ltd. Display device
US11119351B2 (en) 2018-08-13 2021-09-14 Japan Display Inc. Display device
WO2020036020A1 (en) * 2018-08-13 2020-02-20 株式会社ジャパンディスプレイ Display device
JP7500908B2 (en) 2018-09-27 2024-06-18 京東方科技集團股▲ふん▼有限公司 ARRAY SUBSTRATE, DISPLAY PANEL AND DISPLAY DEVICE
JP2022501626A (en) * 2018-09-27 2022-01-06 京東方科技集團股▲ふん▼有限公司Boe Technology Group Co., Ltd. Array board, display panel and display device
CN109343249A (en) * 2018-11-26 2019-02-15 厦门天马微电子有限公司 Display panel and preparation method thereof, display device

Similar Documents

Publication Publication Date Title
US10784453B2 (en) Display apparatus and electronic apparatus
JP2011209405A (en) Display device and electronic device
JP5830761B2 (en) Display device and electronic device
US9099683B2 (en) Organic electroluminescence display and electronic equipment
JP2012155953A (en) Organic el display device and electronic apparatus
JP5531720B2 (en) Display device, display device manufacturing method, and electronic apparatus
JP5459018B2 (en) Display device and electronic device
JP2010145446A (en) Display device, method of driving display device, and electronic apparatus
JP2012022168A (en) Organic el display device, manufacturing method of organic el display device and electronic device
JP6031652B2 (en) Display device and electronic device
US20120286275A1 (en) Display device and electronic apparatus
JP5195410B2 (en) Display device, display device driving method, and electronic apparatus
JP5573686B2 (en) Organic EL display device and electronic device
JP5494032B2 (en) Display device, driving method of display device, and electronic apparatus
JP5644511B2 (en) Organic EL display device and electronic device
US20120293397A1 (en) Bootstrap circuit, inverter circuit, scanning circuit, display device, and electronic apparatus
JP2012168358A (en) Display device, driving method of display device, and electronic apparatus
JP2012141525A (en) Display device and electronic apparatus
JP5494115B2 (en) Display device and electronic device
JP5195409B2 (en) Display device, pixel layout method of display device, and electronic device
JP2012155076A (en) Semiconductor device, display device and electronic equipment
JP2011209614A (en) Display device, method of driving display device, and electronic device
JP2011209615A (en) Display apparatus, driving method for the display apparatus, and electronic equipment
JP2010060805A (en) Display device, method for driving the display device, and electronic equipment
JP2009282192A (en) Display device, method of driving the same, and electronic apparatus