JPH0453249A - Semiconductor device - Google Patents
Semiconductor deviceInfo
- Publication number
- JPH0453249A JPH0453249A JP2162002A JP16200290A JPH0453249A JP H0453249 A JPH0453249 A JP H0453249A JP 2162002 A JP2162002 A JP 2162002A JP 16200290 A JP16200290 A JP 16200290A JP H0453249 A JPH0453249 A JP H0453249A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- resin
- package
- semiconductor device
- tab
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 38
- 239000011347 resin Substances 0.000 claims abstract description 22
- 229920005989 resin Polymers 0.000 claims abstract description 22
- 238000007789 sealing Methods 0.000 claims abstract description 18
- 238000000034 method Methods 0.000 abstract description 6
- 238000004382 potting Methods 0.000 abstract description 4
- 239000004925 Acrylic resin Substances 0.000 abstract description 3
- 229920000178 Acrylic resin Polymers 0.000 abstract description 3
- 239000003822 epoxy resin Substances 0.000 abstract description 2
- 229920000647 polyepoxide Polymers 0.000 abstract description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 230000007547 defect Effects 0.000 description 3
- 239000010408 film Substances 0.000 description 3
- 229920001296 polysiloxane Polymers 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 230000001105 regulatory effect Effects 0.000 description 2
- 238000004381 surface treatment Methods 0.000 description 2
- 229920001187 thermosetting polymer Polymers 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000004040 coloring Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 229940079593 drug Drugs 0.000 description 1
- 239000003814 drug Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010147 laser engraving Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
Description
【発明の詳細な説明】
〔概 要〕
特にボッティングなどによってパッケージされた半導体
装置に関し、
露出しているチップの背面に捺印することを目的とし、
チップの表面側が封止樹脂で覆われ、かつ背面側が露出
してなるパッケージの半導体装置であって、前記チップ
は、背面に樹脂薄膜からなる捺印層が被着され、かつ捺
印層に捺印がなされているものであるように構成する。[Detailed Description of the Invention] [Summary] In particular, with regard to semiconductor devices packaged by botting etc., the purpose is to stamp the exposed back side of the chip, and the front side of the chip is covered with a sealing resin, and The semiconductor device is a package in which the back side is exposed, and the chip is configured such that a marking layer made of a thin resin film is adhered to the back surface and a marking is made on the marking layer.
本発明は半導体装置に係わり、特にボンティングなどに
よってパッケージされた半導体装置に関する。The present invention relates to a semiconductor device, and particularly to a semiconductor device packaged by bonding or the like.
近年、半導体素子を集積してなる半導体装置の進展は目
覚ましく、産業機器をはじめ民生機器においても、半導
体装置は要素部品として用いられており、半導体装置の
信頼性は益々重要性を増している。In recent years, the progress of semiconductor devices that integrate semiconductor elements has been remarkable, and semiconductor devices are used as elemental components in both industrial equipment and consumer equipment, and the reliability of semiconductor devices is becoming increasingly important.
一般に、半導体集積回路に代表される半導体装置は、設
計が適切で製造工程の管理が行き届いていても、若干の
不具合品が混入することは避けられない。In general, even if semiconductor devices such as semiconductor integrated circuits are properly designed and the manufacturing process is well controlled, it is inevitable that some defective products will be mixed in.
しかも、最近では、商品の製造責任が、種々の部品を使
用して機器を組み立てるセットメーカだけでなく、その
機器に搭載されている部品のメーカにも責任があるとさ
れてきている。Furthermore, recently, the responsibility for manufacturing products has come to lie not only with set manufacturers who assemble equipment using various parts, but also with the manufacturers of the parts installed in the equipment.
従って、半導体装置のような要素部品は、もし不具合品
が発生した際に、その欠陥の原因を究明するためにも、
その欠陥によって派生する責任の所在を明確にするため
にも、あるいはこのような欠陥の再発を防くためにも、
その半導体装置の履歴が分かることは極めて意義のある
ことで、そのため半導体装置には適宜捺印が行われてい
る。Therefore, when it comes to elemental parts such as semiconductor devices, in the event that a defective product occurs, in order to investigate the cause of the defect,
In order to clarify the location of responsibility arising from the defect, or to prevent the recurrence of such defects,
It is extremely meaningful to know the history of a semiconductor device, and for this reason, semiconductor devices are appropriately stamped.
一方、いろいろなカート”状の機器に見られるように、
機器の薄型化に伴って半導体装置のパッケージもできる
だＬ＋ 薄くすることが要請されており、従来のパッケ
ージに捺印を行うことから半導体素子が形成されたチッ
プそのものに捺印を行うことが必要になってぎている。On the other hand, as seen in various cart-like devices,
As devices become thinner, semiconductor device packages are required to be made thinner, and it is now necessary to stamp the chip itself, on which the semiconductor element is formed, instead of stamping on the conventional package. It's getting hot.
（従来の技術］
一般に、半導体装置のパッケージには組立ロット番号が
記されているが、薬品とか電化製品とか自動車といった
商品に見られるような、個々の商品に整理番号を記すこ
とは行われていない。(Prior art) Generally, assembly lot numbers are written on the packages of semiconductor devices, but serial numbers are not written on individual products, as is the case with products such as medicines, electrical appliances, and automobiles. do not have.
しかし、種々のパッケージがなされて完成する半導体装
置においては、組立ロッ］・番号からウェーハプロセス
ロット番号を調べれば、その半導体装置の履歴を知るこ
とができる。However, for semiconductor devices that are completed in various packages, the history of the semiconductor device can be known by looking up the wafer process lot number from the assembly lot number.
第２図は樹脂封止パッケージされた半導体装置の斜視図
である。FIG. 2 is a perspective view of a resin-sealed packaged semiconductor device.
図中、■はチップ、４は捺印、７はパッケージである。In the figure, ■ is a chip, 4 is a stamp, and 7 is a package.
同図において、樹脂封止によるパッケージ７は、半導体
素子が形成されてなるチップ１が例えばリードフレーム
と呼ばれる枠状端子部材のインナリード８ａにマウント
されており、通常は熱硬化性樹脂の１〜ランスフアモー
ルドによって成形された構成になっている。In the figure, a resin-sealed package 7 has a chip 1 on which a semiconductor element is formed mounted on inner leads 8a of a frame-shaped terminal member called a lead frame, and is usually made of thermosetting resin. It has a structure formed by lanceforce molding.
この種のパッケージ７においては、パッケージ７からは
アウタリード８ｂが導出しているのみで、チップ１やイ
ンナリード８８などは完全にパッケージ７の中に封じ込
められているので、取り扱いも容易でパッケージ７の表
面積も大きい。In this type of package 7, only the outer leads 8b are led out from the package 7, and the chip 1, inner leads 88, etc. are completely enclosed within the package 7, so handling is easy and the package 7 is easy to handle. It also has a large surface area.
従って、捺印４はパッケージ７の平らな表面に、インク
による印刷とか最近ではレーザ光による彫刻とかによっ
て容易に行うことができる。Therefore, the stamp 4 can be easily made on the flat surface of the package 7 by printing with ink or, more recently, by engraving with laser light.
第３図はＴＡＢパッケージの一例の一部切欠き斜視図、
第４図はＴＡＢパッケージの他の例の斜視図、第５回は
第４図の断面図である。Figure 3 is a partially cutaway perspective view of an example of a TAB package;
FIG. 4 is a perspective view of another example of the TAB package, and the fifth is a sectional view of FIG. 4.
図中、１はチップ、４捺印、５はＴ Ａ Ｂ ’Ｊ −
Ｆ、６は対車用樹脂である。In the figure, 1 is a chip, 4 is a stamp, and 5 is T A B 'J -
F and 6 are resins for automobiles.
第３Ｍにおいて、ＴＡＢリード５ば、例えば銅片に金め
つきが施された複数本のリードがポリイミド製のザボー
トリング５ａに支持された構成になっている。そして、
千ンブ１がインナリード５ｂにボンディングされており
、ザボートリング５ａの外側にはアウタリード５Ｃが突
出している。In the third M, a plurality of TAB leads 5, for example, copper pieces plated with gold, are supported by a polyimide sabot ring 5a. and,
The ring 1 is bonded to the inner lead 5b, and the outer lead 5C protrudes from the outer side of the boat ring 5a.
ＴＡＢ （Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄ
ｉｎｇ） ば、長尺のテープ状に構成されてＴＡＢテ
ープと呼ばれるテープのインナリーＦ’ ５ ｂに、チ
ップ１を次々とインナリートポンチ゛イング（ＩＬＢ）
していく自動ボンディングの一方式で、特に数十本から
数百本と導出端子数が多いＬＳＩ級のチップ１のパッケ
ージに有用で、例えばＴＡＢ・ＬＳＩなどと呼ばれる。TAB (Tape Automated Bond
ing) For example, chips 1 are sequentially inner punched (ILB) onto the inner F'5b of a long tape called TAB tape.
This is a type of automatic bonding method that is particularly useful for LSI-class chip 1 packages that have a large number of lead-out terminals, from tens to hundreds of terminals, such as TAB/LSI.
Ｔ Ａ、 Ｂパッケージにおいては、ごのＩ Ｌ Ｂの
あと、例えばセラミック製の基板９に設けられた図示し
てないリードパターンにアウタリード８ｂをアウタリー
ドボンディング（ＯＬＢ）Ｌ、さらにキャップ１０を被
せて封着される。そして、このキャップ１０に捺印４が
なされて半導体装置に仕−トげることが行われている。In the T A, B package, after the previous ILB, the outer leads 8b are bonded to outer lead bonding (OLB) L and a cap 10 is placed on a lead pattern (not shown) provided on a ceramic substrate 9, for example. Sealed. The cap 10 is then stamped with a stamp 4, and then used in a semiconductor device.
しかし、このような封止方法になるＴＡＢパッケージは
、厚さが大きくて重くなり、しかもパッケージに要する
費用も高価になってしまう。However, the TAB package using this sealing method is thick and heavy, and the cost required for the package is also high.
そこで、ＴＡＢパッケージをできるだけ薄く軽くし、し
かも安価に構成する場合には、第４図〜第５図に示した
ように、ポツティングによるパッケージが行われる。Therefore, in order to make the TAB package as thin and light as possible and to make it inexpensive, packaging is carried out by potting as shown in FIGS. 4 and 5.
このボッティングは、電子回路などの耐湿性や耐腐食性
、耐振動衝撃性をもたせるために樹脂を充填して封じる
方法である。ＴＡＢパッケージのボッティングの場合に
は、ＩＬＢのあと、半導体素子がパターニングされたチ
ップ】の表面側とインナリード５ｂのボンディング部分
を、例えばエポキシ系の熱硬化性樹脂からなりボッティ
ングに適した封止用樹脂６によって封じて半導体装置に
仕」二げている。Botting is a method of filling and sealing electronic circuits with resin to make them moisture-resistant, corrosion-resistant, and vibration-impact resistant. In the case of botting a TAB package, after ILB, the bonding part between the surface side of the chip with a patterned semiconductor element and the inner lead 5b is sealed with a suitable material for botting, for example, made of epoxy-based thermosetting resin. It is sealed with a sealing resin 6 to complete the semiconductor device.
このよ・うなボッティングによる封止の場合には、封止
用樹脂６を型で整形するようなことは行わないので形状
が定まらず、表面が凸凹しているので捺印することが厄
介で、通常は捺印が行われていない。In the case of sealing by such botting, the sealing resin 6 is not shaped with a mold, so the shape is not fixed, and the surface is uneven, making it difficult to stamp. There is usually no seal.
〔発明が解決しようとする課題］
このように、ＴＡＢを用いてチップをＩ Ｌ Ｂ した
あと、ボッティングなどによって封止され仕上げられた
半導体装置の場合には、封止用樹脂の表面に捺印するこ
とが厄介であり、捺印しようとすると露出しているチッ
プの背面のシリコン面に行わなければならない。[Problems to be Solved by the Invention] In this way, in the case of a semiconductor device that is sealed and finished by botting after ILB the chip using TAB, it is difficult to stamp the surface of the sealing resin. It is troublesome to do so, and if you want to stamp it, you have to do it on the exposed silicone surface on the back of the chip.
ところで、個々のチップに分割される前のシリコンウェ
ーハは、半導体素子が形成される表面側の面の仕上げ精
度は厳しく規定されているのに対して、シリコンウェー
ハの裏面側は面の仕上げ状態が一様でない。それで従来
から、インクによる印刷にしろレーザ光による彫刻にし
ろチップに直接捺印することは行われていなかった。By the way, before the silicon wafer is divided into individual chips, the finishing accuracy of the front side where semiconductor elements are formed is strictly regulated, whereas the finishing accuracy of the back side of the silicon wafer is strictly regulated. Not uniform. Therefore, in the past, direct imprinting on chips has not been done, whether by printing with ink or engraving with laser light.
そのため、ボッティングなどによってパッケージされ、
チップの背面が露出している半導体装置においては、製
品の品種とか履歴とかが確認できない問題があった。Therefore, it is packaged by botting etc.
In semiconductor devices where the back side of the chip is exposed, there is a problem in that it is not possible to confirm the product type or history.
そこで本発明は、チップの背面の仕上げ状態の如何に関
わらず、その背面に安定した捺印ができてなる半導体装
置を提供することを目的としている。SUMMARY OF THE INVENTION Therefore, an object of the present invention is to provide a semiconductor device in which a stable imprint can be made on the back surface of the chip, regardless of the finish state of the back surface of the chip.
（課題を解決するだめの手段）
上で述べた課題は、
チップの表面側が封止用樹脂で覆われ、かつ背面側が露
出してなるパッケージの半導体装置であって、
前記チップは、背面に樹脂薄膜からなる捺印層が被着さ
れ、かつ捺印層に捺印がなされているものである
ように構成された半導体装置によって解決される。(Means for solving the problem) The problem described above is a semiconductor device in a package in which the front side of the chip is covered with a sealing resin and the back side is exposed, and the chip has a resin on the back side. The problem is solved by a semiconductor device which is constructed in such a way that a marking layer consisting of a thin film is applied and a marking is made on the marking layer.
（作 用〕
ボッティングなどによってパッケージされ、チップの背
面が露出している半導体装置においては、従来捺印がな
されてなかったのに対して、本発明においては、チップ
の背面に捺印層を設けるようにしている。(Function) Conventionally, a semiconductor device packaged by botting or the like with the back side of the chip exposed does not have a stamp, but in the present invention, a stamp layer is provided on the back side of the chip. I have to.
そして、この捺印層は、インクによる印刷の場合ならば
インクの印刷適性がよくなるように、レーザ光による彫
刻の場合ならば熱によって蒸発したり揮発したりして捺
印が明瞭に確認できるように、チップ自体の背面側のシ
リコン面の仕上げ状態を一様にするものであり、樹脂の
薄膜を用いるようにしている。In the case of printing with ink, this stamping layer improves the printing suitability of the ink, and in the case of engraving with laser light, it evaporates or volatilizes due to heat, so that the stamp can be clearly confirmed. This is to uniformly finish the silicone surface on the back side of the chip itself, and uses a thin resin film.
そうすると、チップの背面に被着されている捺印層によ
って、チップそのものの背面側のシリコン面の仕」−げ
状態が一様でなくても、インクによる印刷とかレーザ光
による彫刻とかの捺印を安定に行うことができる。In this way, the marking layer attached to the back side of the chip allows for stable marking, such as ink printing or laser engraving, even if the finish of the silicone surface on the back side of the chip itself is uneven. can be done.
（実施例〕
第１図は本発明の詳細な説明図であり、（ａ）はパター
ニング、（ｂ）は裏面処理、（Ｃ）はスクライブ、（ｄ
）はＩＬＢとポツティング、（ｅ）は捺印である。(Example) FIG. 1 is a detailed explanatory diagram of the present invention, in which (a) is patterning, (b) is back surface treatment, (C) is scribing, (d
) is ILB and potting, and (e) is stamping.
図中、１はチップ、２はウェーハ、３は捺印層、４は捺
印、５はＴＡＢＩ、ｌ−）、６は封止用樹脂である。In the figure, 1 is a chip, 2 is a wafer, 3 is a stamping layer, 4 is a stamp, 5 is TABI, l-), and 6 is a sealing resin.
ウェーハ２には５インチφのシリコンウェーハを用い、
まず、第１図（ａ）に示したように表面側には半導体素
子がパターニングされている。A 5-inch φ silicon wafer is used as the wafer 2,
First, as shown in FIG. 1(a), a semiconductor element is patterned on the front surface side.
次いで、ウェーハ２の裏面処理は捺印層３を設ける工程
で、同図（ｂ）に示したように裏面側に透明な紫外線硬
化型のアクリル系樹脂を回転式の塗布機によって１μｍ
の厚さに被着し、紫外線を照射して硬化させ、捺印層３
を形成させる。Next, the backside treatment of the wafer 2 is a process of forming a marking layer 3, in which a transparent ultraviolet-curable acrylic resin is coated on the backside with a thickness of 1 μm using a rotary coating machine, as shown in FIG.
The stamping layer 3 is coated to a thickness of
to form.
次いで、同図（Ｃ）において、ウェーハ２をスクライブ
し、それぞれの背面１１に捺印層３が設けられたチップ
Ｉを得る。Next, in the same figure (C), the wafer 2 is scribed to obtain the chips I each having a marking layer 3 provided on the back surface 11.
こうして得られたチップ１は、同図（ｄ）に示したよう
に、ＴＡＢリード５にＴ １．、 ＋３ Ｌ、そのあと
エポキシ系樹脂からなる樹脂封止用６によって、チップ
１の背面１１が露出するように、いわゆるボッティング
によるパッケージがなされる。The thus obtained chip 1 has a T1. , +3 L. Thereafter, the chip 1 is packaged by so-called botting using a resin sealing member 6 made of epoxy resin so that the back surface 11 of the chip 1 is exposed.
こ＼で、ＴＡＢリード５は銅片に金めつきが施されたリ
ードがポリイミドのサポートリングに並設された構成と
なっている。Here, the TAB lead 5 has a structure in which leads made of copper pieces plated with gold are arranged in parallel to a polyimide support ring.
捺印４は、同図（ｅ）に示したように、チップ１の背面
１１に設けられた捺印層３に行い、通常行われるインク
による印刷によって、捺印層３に鮮明な捺印４が得られ
ることが確認できた。The stamp 4 is made on the stamp layer 3 provided on the back surface 11 of the chip 1, as shown in FIG. was confirmed.
また、レーザ光による彫刻の場合には、少し斜めから目
視ずれば捺印層３に捺印４が明瞭に確認できた。In addition, in the case of engraving with laser light, the stamp 4 could be clearly seen on the stamp layer 3 if viewed from a slightly oblique angle.
こソでは、捺印層に透明な紫外線硬化型のアクリル系の
樹脂を用いたが、樹脂材料や膜厚、樹脂の着色などには
種々の変形が可能である。In this case, a transparent UV-curable acrylic resin was used for the marking layer, but various modifications can be made to the resin material, film thickness, resin coloring, etc.
また、ご−では、ウェーハの段階で、ウェーハの裏面全
体に回転式の塗布機を用いて捺印層を設けたが、例えば
スタンピングによって個々のチップの背面に捺印層を設
けることもでき、種々の変形が可能である。In addition, although a stamping layer was applied to the entire backside of the wafer using a rotary coater at the wafer stage, it is also possible to provide a marking layer on the backside of each individual chip by stamping, for example. Deformation is possible.
さらに２、本発明は、こ−で例示したＴＡＢＩＪドとボ
ッティングによってパッケージされた半導体装置以外の
半導体装置に対しても、チップの背面に捺印を行いたい
ときには適用可能であることはもちろんである。Furthermore, the present invention is of course applicable to semiconductor devices other than those packaged by TABIJ and botting as exemplified here, when it is desired to stamp the back surface of the chip. .
［発明の効果］
以上述べたように、ＴＡＢリードを用い、ボッティング
などによってチップの背面が露出するよ・うにパッケー
ジされた半導体装置は、捺印する場所が露出したシリコ
ンの面に限られて捺印が行い難い。そのため捺印が行わ
れてなかった。[Effects of the Invention] As described above, in a semiconductor device that uses TAB leads and is packaged so that the back side of the chip is exposed by botting, etc., the stamping area is limited to the exposed silicon surface. is difficult to do. Therefore, it was not stamped.
それに対して、本発明によれば、チップの背面に捺印層
を設ＬＪることによって、印刷によってもレーザ光の彫
刻によっても安定した捺印が可能である。しかも捺印層
は、ウェーハの段階でウェーハの裏面全体にまとめて被
着すれば効率的に設けることができる。On the other hand, according to the present invention, by providing a marking layer LJ on the back surface of the chip, stable marking is possible by both printing and laser beam engraving. Moreover, the marking layer can be efficiently provided by depositing it all over the back surface of the wafer at the wafer stage.
従って、半導体装置の品種や製造番号などの確認ができ
るとともに、商品として実装されたあとの履歴も明確と
なり、本発明は、半導体装置の製品管理の一■−で寄与
するところが大である。Therefore, the type and serial number of the semiconductor device can be confirmed, and the history after it has been mounted as a product becomes clear, and the present invention greatly contributes to the product management of semiconductor devices.
図において、 １はヂンブ、 ３は捺印層、 ６は封止用樹脂、 である。In the figure, 1 is Jinbu, 3 is the stamping layer; 6 is a sealing resin; It is.
１１は背面、 ４ば捺印、11 is the back, 4 stamped,
第１図は本発明の詳細な説明図であり、（ａ）はバター
ニング、（ｂ）は裏面処理、（Ｃ）はスクライブ、 （
ｄ）はＩ Ｉ−Ｂとボッティング、（ｅ）は捺印、
第３図はＴ Ａ、 Ｂパッケージの一例の一部切欠き斜
視図、
第４図はＴＡＢパッケージの他の例の斜視図、第５図は
第４図の断面図、
である。
］
第４図の断面図
第５図FIG. 1 is a detailed explanatory diagram of the present invention, in which (a) is buttering, (b) is back surface treatment, (C) is scribing, (
d) is IIB and botting, (e) is stamping, Figure 3 is a partially cutaway perspective view of an example of the T A, B package, Figure 4 is a perspective view of another example of the TAB package, FIG. 5 is a sectional view of FIG. 4. ] Cross-sectional view of Figure 4 Figure 5
Claims (1)
つ背面（１１）側が露出してなるパッケージの半導体装
置であって、 前記チップ（１）は、背面（１１）に樹脂薄膜からなる
捺印層（３）が被着され、かつ該捺印層（３）に捺印（
４）がなされているものであることを特徴とする半導体
装置。[Claims] A semiconductor device in a package in which the front side of a chip (1) is covered with a sealing resin (6) and the back side (11) is exposed, wherein the chip (1) has a back side covered with a sealing resin (6) and a back side (11) exposed. A stamping layer (3) made of a thin resin film is applied to (11), and a stamping layer (3) is attached to the stamping layer (3).
4) A semiconductor device comprising:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2162002A JP2748657B2 (en) | 1990-06-20 | 1990-06-20 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2162002A JP2748657B2 (en) | 1990-06-20 | 1990-06-20 | Semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0453249A true JPH0453249A (en) | 1992-02-20 |
| JP2748657B2 JP2748657B2 (en) | 1998-05-13 |
Family
ID=15746173
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2162002A Expired - Fee Related JP2748657B2 (en) | 1990-06-20 | 1990-06-20 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2748657B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6855293B1 (en) | 1999-03-23 | 2005-02-15 | Hahn-Schickard-Gesellschaft Fuer Angewandte Forschung E.V. | Fluids manipulation device with format conversion |
-
1990
- 1990-06-20 JP JP2162002A patent/JP2748657B2/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6855293B1 (en) | 1999-03-23 | 2005-02-15 | Hahn-Schickard-Gesellschaft Fuer Angewandte Forschung E.V. | Fluids manipulation device with format conversion |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2748657B2 (en) | 1998-05-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11881415B2 (en) | Method of packaging chip and chip package structure | |
| CN105304509B (en) | The method of semiconductor packages and encapsulation semiconductor device | |
| KR100818534B1 (en) | Chip-like electronic components, a method of manufacturing the same, a pseudo wafer therefor and a method of manufacturing thereof | |
| TWI747988B (en) | Package structure, chip package, and methods for forming thereof | |
| US6731016B2 (en) | Method and apparatus for marking microelectronic dies and microelectronic devices | |
| US7772707B2 (en) | Methods for wafer-level packaging of microelectronic devices and microelectronic devices formed by such methods | |
| US5882955A (en) | Leadframe for integrated circuit package and method of manufacturing the same | |
| US5889317A (en) | Leadframe for integrated circuit package | |
| JP2001156217A (en) | Producing method for semiconductor device | |
| US5994767A (en) | Leadframe for integrated circuit package and method of manufacturing the same | |
| US20060017127A1 (en) | Optical package for a semiconductor sensor | |
| JPH11233539A (en) | Molding die for semiconductor device and marking method | |
| WO2012100721A1 (en) | Packaging structure | |
| JPH0453249A (en) | Semiconductor device | |
| JPH06177268A (en) | Fabrication of semiconductor device | |
| JP2003078069A (en) | Pseudo wafer for multichip module production and production method therefor | |
| CN107086262A (en) | Ultraviolet light-emitting diode packaging method | |
| JPH0434958A (en) | Resin sealing type semiconductor device and manufacture thereof | |
| JP2001127236A (en) | Ic package | |
| CN209880544U (en) | Semiconductor packaging structure and semiconductor multilayer chip packaging structure | |
| JPS6395652A (en) | Formation of dam for preventing outflow of protective material | |
| JPH04277640A (en) | Protective lower-part coating for tape- automated bonding device use | |
| TW554505B (en) | Semiconductor package | |
| CN115706102A (en) | Backlight module manufacturing method and backlight module | |
| JPH01238150A (en) | Semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |