[go: nahoru, domu]

JPH0795221A - Interface circuit - Google Patents

Interface circuit

Info

Publication number
JPH0795221A
JPH0795221A JP23312093A JP23312093A JPH0795221A JP H0795221 A JPH0795221 A JP H0795221A JP 23312093 A JP23312093 A JP 23312093A JP 23312093 A JP23312093 A JP 23312093A JP H0795221 A JPH0795221 A JP H0795221A
Authority
JP
Japan
Prior art keywords
circuit
current
voltage
control circuit
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP23312093A
Other languages
Japanese (ja)
Other versions
JP3166141B2 (en
Inventor
Yoji Saito
洋二 齋藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yokogawa Electric Corp
Original Assignee
Yokogawa Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokogawa Electric Corp filed Critical Yokogawa Electric Corp
Priority to JP23312093A priority Critical patent/JP3166141B2/en
Publication of JPH0795221A publication Critical patent/JPH0795221A/en
Application granted granted Critical
Publication of JP3166141B2 publication Critical patent/JP3166141B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Arrangements For Transmission Of Measured Signals (AREA)
  • Small-Scale Networks (AREA)

Abstract

PURPOSE:To improve safety by providing both an essential safety explosion- proof function and a transmission current detecting function at a current limiting resistance. CONSTITUTION:A voltage regulator 14 supplies a constant voltage Vc as the circuit power source of a signal processing circuit 10. On the other hand, a digital signal VD corresponding to field information such as a pressure and a differential pressure is outputted from a terminal T5 of the circuit 10. A feedback voltage Vf3 in proportion to transmission currents IS are outputted from a current limiting resistor RS2 and the VD and the Cf3 are inputted to a control circuit 23. The circuit 23 outputs a control voltage VS so that the currents IS can be held constant corresponding to a reference value set inside. Therefore, an interface circuit 22 fetches the constants IS from the field bus 11, supplies the voltage VC to the circuit 10, controls a current control circuit 13 through the circuit 23, and holds the current IS constant. Thus, the current limiter resistor can be provided with the function of a feedback resistor and safety can be improved.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、電源とデジタル信号と
を共に共通の伝送線路で伝送するフイールドバスとフイ
ールド信号を処理する信号処理回路との間に設けられる
インターフエイス回路に係り、特に、安全性の高い本質
安全防爆機能が得られるように改良されたインターフエ
イス回路に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an interface circuit provided between a field bus for transmitting a power supply and a digital signal through a common transmission line and a signal processing circuit for processing the field signal, and more particularly, The present invention relates to an interface circuit improved so as to obtain a highly safe intrinsically safe function.

【0002】[0002]

【従来の技術】図2は従来のフイールドバス対応の通常
のインターフエイス回路を中心とする構成を示す構成図
である。10はフイールド信号を処理する信号処理回路
であり、例えば圧力、差圧などを信号処理してデジタル
信号として出力するものである。
2. Description of the Related Art FIG. 2 is a block diagram showing a configuration centering on a conventional interface circuit compatible with a conventional field bus. Reference numeral 10 is a signal processing circuit for processing a field signal, for example, for processing pressure, differential pressure, etc. and outputting as a digital signal.

【0003】11はフイールドバスであり、伝送線
1、L2を介してフイールド側の複数の信号処理回路1
0などに直流電源を供給し、同時にフイールド側の信号
処理回路10などと上位の制御機器(図示せず)などと
を接続してデジタル信号の送受を行う。
Reference numeral 11 is a field bus, and a plurality of signal processing circuits 1 on the field side via transmission lines L 1 and L 2.
0 is supplied with DC power, and at the same time, the signal processing circuit 10 on the field side and the like are connected to a higher-order control device (not shown) and the like to transmit and receive digital signals.

【0004】12は信号処理回路10とフイールドバス
11との間に挿入される従来のインターフエイス回路で
ある。次に、このインターフエイス回路12の内部につ
いて説明する。
Reference numeral 12 is a conventional interface circuit inserted between the signal processing circuit 10 and the field bus 11. Next, the inside of the interface circuit 12 will be described.

【0005】T1、T2は接続線L1、L2でそれぞれフイ
ールドバス11と接続される端子である。T3、T4、T
5はそれぞれ信号処理回路10と接続される端子であ
る。
T 1 and T 2 are terminals connected to the field bus 11 by connection lines L 1 and L 2 , respectively. T 3 , T 4 , T
Reference numerals 5 are terminals connected to the signal processing circuit 10, respectively.

【0006】端子T1とT2の間には、電流制御回路13
とツエナダイオードなどで構成された電圧レギュレータ
14と帰還抵抗Rf1とが直列に接続され、この電圧レギ
ュレータ14の両端には制御回路15の電源端が接続さ
れ、この両端に定電圧VCを発生させている。
A current control circuit 13 is provided between terminals T 1 and T 2.
And Tsu voltage regulator 14 which is constituted by a Ena diode and a feedback resistor R f1 are connected in series, the both ends of the voltage regulator 14 is connected to the power supply terminal of the control circuit 15, generates a constant voltage V C to the opposite ends I am letting you.

【0007】この電圧レギュレータ14の両端は信号処
理回路10の電源端T3とT4に接続され、信号処理回路
10の回路電源として定電圧VCを供給している。一
方、信号処理回路10の端子T5からは圧力、差圧など
のフイールド情報に対応するデジタル信号VDが出力さ
れる。
Both ends of the voltage regulator 14 are connected to power source terminals T 3 and T 4 of the signal processing circuit 10 and supply a constant voltage V C as a circuit power source of the signal processing circuit 10. On the other hand, the terminal T 5 of the signal processing circuit 10 outputs a digital signal V D corresponding to field information such as pressure and differential pressure.

【0008】また、帰還抵抗Rf1からは、伝送電流IS
に比例した帰還電圧Vf1が出力され、これらのデジタル
信号VDと帰還電圧Vf1は、制御回路15に入力されて
内蔵される基準値に対応して伝送電流ISを一定に保持
べき制御電圧VSとして出力する。フイールドバス11
から取り込むこの一定に保持すべき伝送電流ISは、I
SA/SP50の規格では10mAとされている。
Further, the transmission current I S is fed from the feedback resistor R f1.
A feedback voltage V f1 proportional to the output voltage is output, and the digital signal V D and the feedback voltage V f1 are input to the control circuit 15 so as to keep the transmission current I S constant corresponding to a built-in reference value. Output as voltage V S. Field Bus 11
This transmission current I S to be held constant, which is taken from
It is set to 10 mA in the SA / SP50 standard.

【0009】以上の構成において、インターフエイス回
路12はフイールドバス11から一定の伝送電流IS
取り込み、これを用いて電圧レギュレータ14で定電圧
Cを作って信号処理回路10に供給する。
In the configuration described above, the interface circuit 12 takes in a constant transmission current I S from the field bus 11, uses this to generate a constant voltage V C in the voltage regulator 14 and supplies it to the signal processing circuit 10.

【0010】一方、信号処理回路10はデジタル信号V
Dを制御回路15に出力し、帰還電圧Vf1と併せて信号
処理をして、その結果を制御電圧VSとして電流制御回
路13に出力して伝送電流ISを一定に保持すると共に
デジタル信号VDに対応する信号はフイールドバス11
に送出する。
On the other hand, the signal processing circuit 10 uses the digital signal V
D is output to the control circuit 15, signal processing is performed together with the feedback voltage V f1, and the result is output to the current control circuit 13 as the control voltage V S to keep the transmission current I S constant and to digital signal. The signal corresponding to V D is the field bus 11.
Send to.

【0011】この場合の端子T1とT2とからみた最小動
作電圧VMIN(1)は、 VMIN(1)=VC+IS・Rf1+V13 (1) で示される。ただし、V13は電流制御回路13の両端の
最小動作電圧である。
In this case, the minimum operating voltage V MIN (1) seen from the terminals T 1 and T 2 is represented by V MIN (1) = V C + I S · R f1 + V 13 (1). However, V 13 is the minimum operating voltage across the current control circuit 13.

【0012】図3は従来の統一電流に対応する本質安全
防爆基準を満足するインターフエイス回路を中心とする
構成を示す構成図である。端子T1とT2の間には、伝送
線L 1、L2を介して直流電源16と受信抵抗17との直
列回路が接続され、インタフエイス18を介して信号処
理回路19に電圧を供給している。
FIG. 3 shows the intrinsic safety corresponding to the conventional unified current.
Focusing on interface circuits that meet explosion-proof standards
It is a block diagram which shows a structure. Terminal T1And T2Transmission between
Line L 1, L2Direct connection between the DC power source 16 and the receiving resistor 17 via
A column circuit is connected and signal processing is performed via the interface 18.
A voltage is supplied to the processing circuit 19.

【0013】次に、このインタフエイス18の内部につ
いて説明する。端子T1とT2の間には、電流制御回路2
0と電流制限抵抗RS1とツエナダイオードなどで構成さ
れた電圧レギュレータ14と帰還抵抗Rf2との直列回路
が接続されている。
Next, the inside of the interface 18 will be described. Between the terminals T 1 and T 2 , the current control circuit 2
0, a current limiting resistor R S1 , a voltage regulator 14 constituted by a zener diode, and a feedback resistor R f2 are connected in series.

【0014】この電圧レギュレータ14の両端には制御
回路21の電源端が接続され、この両端に定電圧VC
発生させている。電流制御回路20と電流制限抵抗RS1
の接続点C1と、電圧レギュレータ14と帰還抵抗Rf2
の接続点C2との間にはダイオードD1、D2、D3の並列
回路が接続されている。
A power supply terminal of the control circuit 21 is connected to both ends of the voltage regulator 14, and a constant voltage V C is generated at both ends. Current control circuit 20 and current limiting resistor R S1
Connection point C 1 , voltage regulator 14 and feedback resistor R f2
A parallel circuit of diodes D 1 , D 2 and D 3 is connected between the connection point C 2 and the connection point C 2 .

【0015】信号処理回路19は例えば圧力、差圧など
のセンサ信号を信号処理してアナログ信号VAとして制
御回路21の入力の一端に出力する。また、制御回路2
1の入力の他端には帰還抵抗Rf2の両端に発生する帰還
電圧Vf2が印加される。
The signal processing circuit 19 signal-processes sensor signals such as pressure and differential pressure and outputs them as analog signals V A to one end of the input of the control circuit 21. In addition, the control circuit 2
Feedback voltage V f2 generated across the feedback resistor R f2 is applied to the other end of the first input.

【0016】そして、制御回路21はこれらのアナログ
信号VAと帰還電圧Vf2とが一致するように電流制御回
路20を制御する。この結果として、アナログ信号VA
に対応する電流信号ILを例えば4〜20mAの統一さ
れた信号として受信抵抗17に送出する。
Then, the control circuit 21 controls the current control circuit 20 so that the analog signal V A and the feedback voltage V f2 coincide with each other. As a result, the analog signal V A
And sends the received resistor 17 a current signal I L that corresponds, for example, as a unified signal 4~20mA to.

【0017】この場合に、信号処理回路19側から受信
抵抗17側に、本質安全防爆基準に規定したエネルギー
が送出されないように、異常時には電流制限抵抗RS1
並列接続されたダイオードD1、D2、D3群で電圧制限
を行う。正常動作のときは、ダイオードD1、D2、D3
群には電流は流れない。
In this case, in order to prevent the energy specified in the intrinsically safe explosion-proof standard from being transmitted from the signal processing circuit 19 side to the receiving resistor 17 side, the diodes D 1 and D connected in parallel with the current limiting resistor R S1 at the time of abnormality are provided. performing voltage limit at 2, D 3 group. During normal operation, diodes D 1 , D 2 , D 3
No current flows in the group.

【0018】この場合の端子T1とT2とからみた最小動
作電圧VMIN(2)は、 VMIN(2)=VC+IL(RS1+Rf2)+V20 (2) で示される。ただし、V20は電流制御回路20の両端の
最小動作電圧である。
The minimum operating voltage V MIN (2) seen from the terminals T 1 and T 2 in this case is represented by V MIN (2) = V C + I L (R S1 + R f2 ) + V 20 (2). However, V 20 is the minimum operating voltage across the current control circuit 20.

【0019】[0019]

【発明が解決しようとする課題】しかしながら、以上の
ような図2に示す従来のフイルドバス対応のインターフ
エイス回路12に、図3に示すような従来の4〜20m
Aの統一電流に対応し本質安全防爆基準を満足するイン
ターフエイス回路をそのまま応用すると、帰還抵抗Rf2
での電圧降下分だけ最小動作電圧を押し上げることとな
る。この結果、本質安全防爆の基準に照らして、最小動
作電圧に対するマージンが小さくなり、安全性の低下を
招くという問題がある。
However, in the interface circuit 12 for the conventional fieldbus shown in FIG. 2 as described above, the conventional 4 to 20 m as shown in FIG. 3 is used.
If an interface circuit that corresponds to the unified current of A and satisfies the intrinsically safe explosion-proof standard is directly applied, the feedback resistance R f2
The minimum operating voltage is increased by the amount of voltage drop at. As a result, in view of the intrinsically safe explosion-proof standard, the margin for the minimum operating voltage becomes small, and there is a problem that the safety is deteriorated.

【0020】[0020]

【課題を解決するための手段】本発明は、以上の課題を
解決するための構成として、直流電流とデジタル信号と
を共に伝送電流として伝送するフイールドバスの一端に
一端が接続され制御信号により先の伝送電流を一定に制
御する電流制御回路と、この電流制御回路の他端と先の
フイールドバスの他端との間に接続され両端の電圧を所
定値に制限する電圧制限素子と、フイールド信号を処理
して先のデジタル信号として伝送する信号処理回路と先
の電流制御回路の他端との間に直列に接続された電流制
限抵抗と、先のフイールドバスの他端と先の電流制御回
路の他端の間に接続された電圧レギュレータと、この電
圧レギュレータの両端に電源端が接続され先の電流制限
抵抗に発生する帰還電圧と先のデジタル信号とが入力さ
れて先の制御信号を出力する制御手段とを具備し、先の
電流制限抵抗に本質安全防爆と先の伝送電流の検出の双
方の機能を持たせるようにしたものである。
SUMMARY OF THE INVENTION The present invention has a structure for solving the above problems, one end of which is connected to one end of a field bus for transmitting both a DC current and a digital signal as a transmission current. The current control circuit for controlling the transmission current of the constant, the voltage limiting element connected between the other end of this current control circuit and the other end of the previous field bus to limit the voltage at both ends to a predetermined value, and the field signal. Current limiting circuit connected in series between the signal processing circuit for processing and transmitting as a digital signal to the other end of the current control circuit, and the other end of the field bus and the current control circuit. The voltage regulator connected between the other end of the voltage regulator, the power supply terminal is connected to both ends of the voltage regulator, the feedback voltage generated in the current limiting resistor and the digital signal are input, and the control signal is input. And control means for outputting, in which so as to have both functions of the detection of intrinsic safety in the previous transmission current ahead of the current limiting resistor.

【0021】[0021]

【作 用】直流電流とデジタル信号とを共に伝送電流と
して伝送するフイールドバスの一端に一端が接続された
電流制御回路は、制御信号により先の伝送電流を一定に
制御する。
[Operation] A current control circuit, one end of which is connected to one end of a field bus that transmits both a DC current and a digital signal as a transmission current, constantly controls the previous transmission current by a control signal.

【0022】この電流制御回路の他端と先のフイールド
バスの他端との間に接続された電圧制限素子は、電流制
限抵抗と共同してその両端の電圧を所定値に制限し、信
号処理回路から流出するエネルギーを制限し本質安全防
爆基準を満足させる。
The voltage limiting element connected between the other end of the current control circuit and the other end of the above field bus limits the voltage across the current limiting resistor to a predetermined value in cooperation with the current limiting resistor to perform signal processing. Limit the energy flowing out of the circuit and satisfy the intrinsically safe standards.

【0023】一方、制御手段には先の電流制限抵抗に発
生する帰還電圧と先のデジタル信号とが入力され、これ
らを信号処理して先の制御信号を出力することにより先
の伝送電流を一定に制御する。
On the other hand, the feedback voltage generated in the current limiting resistor and the digital signal are input to the control means, and the previous transmission current is made constant by processing these signals and outputting the control signal. To control.

【0024】このようにして、先の電流制限抵抗に本質
安全防爆と先の伝送電流の検出の双方の機能を持たせる
ようにして、最小動作電圧の低下を防ぎ、本質安全に対
する安全性を向上させる。
In this way, the current limiting resistor is provided with both the intrinsically safe explosion-proof function and the earlier transmission current detection function to prevent a decrease in the minimum operating voltage and improve the safety for intrinsic safety. Let

【0025】[0025]

【実施例】以下、本発明の実施例について図を用いて説
明する。図1は本発明の1実施例の構成を示す回路図で
ある。なお、図2に示す従来のフイールドバス対応のイ
ンターフエイス回路と同一の機能を有する部分には同一
の符号を付して適宜にその説明を省略する。
Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a circuit diagram showing the configuration of one embodiment of the present invention. The parts having the same functions as those of the conventional field bus compatible interface circuit shown in FIG. 2 are designated by the same reference numerals, and the description thereof will be appropriately omitted.

【0026】端子T1とT2の間には、伝送線L1、L2
介してフイールドバス11が接続され、フイールドバス
11はインタフエイス22を介して信号処理回路10に
電圧を供給している。端子T1とT2の間には、電流制御
回路13と電流制限抵抗RS2とツエナダイオードなどで
構成された電圧レギュレータ14との直列回路が接続さ
れている。
A field bus 11 is connected between the terminals T 1 and T 2 via transmission lines L 1 and L 2 , and the field bus 11 supplies a voltage to the signal processing circuit 10 via an interface 22. ing. A series circuit including a current control circuit 13, a current limiting resistor R S2, and a voltage regulator 14 including a zener diode is connected between the terminals T 1 and T 2 .

【0027】この電圧レギュレータ14の両端には制御
回路23の電源端が接続され、この両端に定電圧VC
発生させている。電流制御回路13と電流制限抵抗RS2
の接続点C3と端子T2との間にはダイオードD1、D2
3の並列回路が接続されている。
A power supply terminal of the control circuit 23 is connected to both ends of the voltage regulator 14, and a constant voltage V C is generated at both ends. Current control circuit 13 and current limiting resistor R S2
Between the connection point C 3 and the terminal T 2 of the diodes D 1 , D 2 ,
A parallel circuit of D 3 is connected.

【0028】また、この電圧レギュレータ14の両端は
信号処理回路10の電源端T3とT4に接続され、電圧レ
ギュレータ14は信号処理回路10の回路電源として定
電圧VCを供給している。一方、信号処理回路10の端
子T5からは圧力、差圧などのフイールド情報に対応す
るデジタル信号VDが出力される。
Both ends of the voltage regulator 14 are connected to power source terminals T 3 and T 4 of the signal processing circuit 10, and the voltage regulator 14 supplies a constant voltage V C as a circuit power source of the signal processing circuit 10. On the other hand, the terminal T 5 of the signal processing circuit 10 outputs a digital signal V D corresponding to field information such as pressure and differential pressure.

【0029】電流制限抵抗RS2からは、伝送電流IS
比例した帰還電圧Vf3が出力され、これらのデジタル信
号VDと帰還電圧Vf3は制御回路23に入力されて内蔵
される基準値に対応して伝送電流ISを一定に保持べき
制御電圧VSを出力する。
A feedback voltage V f3 proportional to the transmission current I S is output from the current limiting resistor R S2 , and the digital signal V D and the feedback voltage V f3 are input to the control circuit 23 and incorporated into the reference value. The control voltage V S for keeping the transmission current I S constant is output in response to the above.

【0030】フイールドバス11から取り込むこの一定
に保持すべき伝送電流ISは、図2の場合と同じくIS
A/SP50の規格に沿って10mAである。以上の構
成において、インターフエイス回路22はフイールドバ
ス11から一定の伝送電流ISを取り込み、これを用い
て電圧レギュレータ14で定電圧VCを作って信号処理
回路10に供給する。
The transmission current I S taken from the field bus 11 and to be kept constant is IS as in the case of FIG.
It is 10 mA according to the standard of A / SP50. In the above configuration, the interface circuit 22 takes in a constant transmission current I S from the field bus 11, uses this to generate a constant voltage V C in the voltage regulator 14 and supplies it to the signal processing circuit 10.

【0031】一方、信号処理回路10はデジタル信号V
Dを制御回路23に出力し、制御回路23は帰還電圧V
f3と併せて信号処理をして、その結果を制御電圧VS
して電流制御回路13に出力して伝送電流ISを一定に
保持すると共にデジタル信号VDに対応する信号をフイ
ールドバス11に送出する。
On the other hand, the signal processing circuit 10 uses the digital signal V
D is output to the control circuit 23, and the control circuit 23 outputs the feedback voltage V
Signal processing is performed together with f3, and the result is output as a control voltage V S to the current control circuit 13 to keep the transmission current I S constant and send a signal corresponding to the digital signal V D to the field bus 11. To do.

【0032】この場合の端子T1とT2とからみた最小動
作電圧VMIN(3)は、 VMIN(3)=VC+IS・RS2+V13 (3) で示される。
The minimum operating voltage V MIN (3) seen from the terminals T 1 and T 2 in this case is represented by the following: V MIN (3) = V C + I S · R S2 + V 13 (3)

【0033】したがって、図3に示す従来の本質安全防
爆基準を満たすインターフエイス回路での最小動作電圧
を示す(2)式と比較すると、帰還抵抗Rf2の電圧降下
分だけ最小動作電圧にマージンを持たせることができ
る。このため、このマージンに対応する分だけ電流制限
抵抗RS2の値を大きくすることが可能となり、安全性が
向上する。
Therefore, as compared with the equation (2) showing the minimum operating voltage in the interface circuit satisfying the conventional intrinsically safe explosion-proof standard shown in FIG. 3, there is a margin in the minimum operating voltage by the voltage drop of the feedback resistor R f2. You can have it. Therefore, the value of the current limiting resistor R S2 can be increased by the amount corresponding to this margin, and the safety is improved.

【0034】[0034]

【発明の効果】以上、実施例と共に具体的に説明したよ
うに本発明によれば、本質安全防爆基準を満足させるた
めの電流制限抵抗に帰還抵抗の機能をもたせるように構
成したので、最小動作電圧を下げることができ、このた
め電流制限抵抗を大きくすることができ、安全性の向上
に寄与することができる。
As described above in detail with reference to the embodiments, according to the present invention, the current limiting resistor for satisfying the intrinsically safe explosion-proof standard is constituted so as to have the function of the feedback resistor. The voltage can be lowered, and thus the current limiting resistance can be increased, which can contribute to the improvement of safety.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の1実施例の構成を示す回路図である。FIG. 1 is a circuit diagram showing a configuration of an embodiment of the present invention.

【図2】フイールドバス対応の従来のインターフエイス
回路を中心とする構成を示す構成図である。
FIG. 2 is a configuration diagram showing a configuration centering on a conventional interface circuit corresponding to a field bus.

【図3】統一電流に対応し本質安全防爆基準を満足する
従来のインターフエイス回路を中心とする構成を示す構
成図である。
FIG. 3 is a configuration diagram showing a configuration centering on a conventional interface circuit that corresponds to a unified current and satisfies an intrinsically safe explosion-proof standard.

【符号の説明】[Explanation of symbols]

10、19 信号処理回路 11 フイールドバス 12、18、22 インターフエイス回路 13 電流制御回路 14 電圧レギュレータ 15、21、23 制御回路 16 直流電源 17 受信抵抗 RS1、RS2 電流制限抵抗 Rf1、Rf2 帰還抵抗10, 19 Signal processing circuit 11 Fieldbus 12, 18, 22 Interface circuit 13 Current control circuit 14 Voltage regulator 15, 21, 23 Control circuit 16 DC power supply 17 Reception resistance R S1 , R S2 Current limiting resistance R f1 , R f2 Feedback resistor

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】直流電流とデジタル信号とを共に伝送電流
として伝送するフイールドバスの一端に一端が接続され
制御信号により前記伝送電流を一定に制御する電流制御
回路と、この電流制御回路の他端と前記フイールドバス
の他端との間に接続され両端の電圧を所定値に制限する
電圧制限素子と、フイールド信号を処理して前記デジタ
ル信号として伝送する信号処理回路と前記電流制御回路
の他端との間に直列に接続された電流制限抵抗と、前記
フイールドバスの他端と前記電流制御回路の他端の間に
接続された電圧レギュレータと、この電圧レギュレータ
の両端に電源端が接続され前記電流制限抵抗に発生する
帰還電圧と前記デジタル信号とが入力されて前記制御信
号を出力する制御手段とを具備し、前記電流制限抵抗に
本質安全防爆と前記伝送電流の検出の双方の機能を持た
せたことを特徴とするインターフエイス回路。
1. A current control circuit, one end of which is connected to one end of a field bus for transmitting both a direct current and a digital signal as a transmission current, for controlling the transmission current to a constant level by a control signal, and the other end of the current control circuit. And a second end of the current control circuit, a voltage limiting element connected between the other end of the field bus and a voltage limiting device for limiting the voltage at both ends to a predetermined value, and a signal processing circuit for processing a field signal and transmitting it as the digital signal. And a voltage regulator connected between the other end of the field bus and the other end of the current control circuit, and a power supply end connected to both ends of the voltage regulator. A feedback voltage generated in the current limiting resistor and a control means for receiving the digital signal and outputting the control signal; Interferon chair circuit, characterized in that gave both functions of the detection of the transmission current.
JP23312093A 1993-09-20 1993-09-20 Interface circuit Expired - Fee Related JP3166141B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23312093A JP3166141B2 (en) 1993-09-20 1993-09-20 Interface circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23312093A JP3166141B2 (en) 1993-09-20 1993-09-20 Interface circuit

Publications (2)

Publication Number Publication Date
JPH0795221A true JPH0795221A (en) 1995-04-07
JP3166141B2 JP3166141B2 (en) 2001-05-14

Family

ID=16950079

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23312093A Expired - Fee Related JP3166141B2 (en) 1993-09-20 1993-09-20 Interface circuit

Country Status (1)

Country Link
JP (1) JP3166141B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018021005A1 (en) * 2016-07-27 2018-02-01 日本精機株式会社 Communication device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018021005A1 (en) * 2016-07-27 2018-02-01 日本精機株式会社 Communication device
US10727891B2 (en) 2016-07-27 2020-07-28 Nippon Seiki Co., Ltd. Communication device

Also Published As

Publication number Publication date
JP3166141B2 (en) 2001-05-14

Similar Documents

Publication Publication Date Title
EP0598798B1 (en) Interface unit to detect communication signals
EP0272800B1 (en) Active impedance line feed circuit
US4794372A (en) Two-wire DC signal telemetering system
US4792957A (en) Laser temperature controller
EP0608974A2 (en) Base current-control circuit of an output transistor
US4571460A (en) Active impedance line feed circuit with improved ground fault protection
JPH0795221A (en) Interface circuit
US5768342A (en) Telephone system loop current detector
JPH09504399A (en) Remote power supply
GB1569049A (en) Direct current supply voltage monitoring apparatus
EP0155074B1 (en) Active impedance line feed circuit with improved ground fault protection
JPS6220077Y2 (en)
JPS6220079Y2 (en)
EP0177219A2 (en) Origination scan circuit
JPH05122836A (en) Safety holder for two-line transmitter
EP0591521A1 (en) Self-compensating voltage level shifting circuit
JP3289815B2 (en) Disconnection detection device
JPS62272399A (en) Differential pressure/pressure transmitter
GB2094105A (en) Telegraph transmitter with line isolator
JPS61240308A (en) Protecting circuit for remote sense type stabilized power supply
JP3751822B2 (en) Power supply
JP2935386B2 (en) Cordless telephone circuit
JPS5833582Y2 (en) DC output circuit
JPS62295104A (en) Process controller
JPS62274828A (en) Line repeater

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees