[go: nahoru, domu]

JPH11150084A - 半導体装置および基板上への非晶質窒化硅素チタンの形成方法 - Google Patents

半導体装置および基板上への非晶質窒化硅素チタンの形成方法

Info

Publication number
JPH11150084A
JPH11150084A JP9295691A JP29569197A JPH11150084A JP H11150084 A JPH11150084 A JP H11150084A JP 9295691 A JP9295691 A JP 9295691A JP 29569197 A JP29569197 A JP 29569197A JP H11150084 A JPH11150084 A JP H11150084A
Authority
JP
Japan
Prior art keywords
substrate
semiconductor device
contact hole
layer
titanium
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP9295691A
Other languages
English (en)
Inventor
Kazuo Tsubouchi
和夫 坪内
Kazuya Eki
一哉 益
Hideki Matsuhashi
秀樹 松橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP9295691A priority Critical patent/JPH11150084A/ja
Priority to US09/149,281 priority patent/US20010045660A1/en
Publication of JPH11150084A publication Critical patent/JPH11150084A/ja
Priority to US09/955,039 priority patent/US6495461B2/en
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

(57)【要約】 【課題】 コンタクト抵抗が低いバリア層を有し、バリ
ア層の上に良質の導電体の膜が形成でき、かつ微細なコ
ンタクトホールにおいても良好な電気的導通が得られる
構造体を提供する。 【解決手段】 基板の表面の一部と導電体とが、前記基
板の表面上に設けられた絶縁膜のコンタクトホールを介
して電気的に接続されている構造を有する半導体装置に
であって、表面の一部と導電体との間に介在するバリア
層がコンタクトホールの底部にのみ設けられ、底部に設
けられたバリア層が非晶質窒化硅素チタンである。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、マイクロプロセッ
サ、ＤＲＡＭ、論理回路等に用いられる半導体集積回路
装置の技術分野に関し、特に、そのコンタクトホールに
おける構造体に関する。
【０００２】
【従来の技術】図１１は、従来の半導体集積回路装置の
コンタクトホール部分の模式的縦断面図である。
【０００３】Ｓｉウエハー等の基板１の表面にはコンタ
クトホールが形成された絶縁膜２が形成され、コンタク
トホールの側面を含む絶縁膜２の表面上およびコンタク
トホールの底部の露出した基板表面上にバリア層４が形
成され、バリア層４上にＡｌ−Ｃｕ、Ａｌ−Ｓｉ−Ｃｕ
等の導電層が形成されている。
【０００４】電極または配線として機能する導電層８の
構成元素であるＡｌは、基板の構成元素であるＳｉと反
応しやすいので、こうした反応を妨げるために基板と導
電層との間にバリア層４が設けられている。バリア層と
しては窒化チタン（ＴｉＮ）が用いられる。
【０００５】図１２は、特開平８−２７４１７３号公報
に記載されているコンタクトホール部の例である。
【０００６】この例では、絶縁膜４上およびコンタクト
ホールの側面と底面にはチタン（Ｔｉ）層３とＴｉＮの
バリア層４の２層が形成され、コンタクトホール内には
Ｗ配線９が形成されている。さらに、ＴｉＮの層５と、
Ｔｉの層６と、ＴｉＮの層７がＡｌ−Ｃｕ等からなる配
線７とＴｉＮのバリア層４との反応を防止するための３
重の拡散バリアとして設けられている。
【０００７】図１３は、特開平８−３１６２３３号公報
に記載されている構造である。この構造は、基板１の表
面に窒化シリコン（ＳｉＮ）の絶縁層１０が形成され、
その上にコンタクトホールを有する絶縁膜２が形成され
ている点を除いて、図１１に示した従来例と基本的に同
様である。
【０００８】上述した従来例は全てバリア層４が基板全
面、すなわち絶縁膜２の表面およびコンタクトホールの
側面とコンタクトホールの底面上を覆うように設けられ
ていた。
【０００９】そしてバリア層の厚みは、３０ｎｍ〜５０
ｎｍである。従って、コンタクトホールの一辺の大きさ
が０．２５μｍより小さくなると、コンタクトホール内
はほぼバリア層４で占有されるようになり、コンタクト
抵抗が高くなってしまう。
【００１０】そこで、コンタクトホールの底部、すなわ
ち基板１がコンタクトホールから露出している面上のみ
にＴｉＮからなるバリア層を形成することが望まれる
が、そのような選択成長法は知られていない。
【００１１】そのために、ＴｉＮの代わりに窒化硅素チ
タン（ＴｉＳｉＮ）を用い、コンタクトホールの底部の
みにＴｉＳｉＮからなるバリア層を形成する方法があ
る。
【００１２】図１４はその様子を示す。
【００１３】基板１の表面にチタンシリサイド（ＴｉＳ
ｉ2 ）膜１１が形成され、チタンシリサイド膜１１上に
コンタクトホールを有する絶縁膜が形成されている。そ
して、コンタクトホールの底部のみに窒化硅素チタン１
２が形成されている。
【００１４】この構造体は、Ｓｉからなる基板１の上に
ＴｉＳｉ2 を形成し、その上に絶縁膜を形成し、コンタ
クトホールを開けて、コンタクトホールの底部に露出し
たＴｉ露出面を窒化することによって得られる。（H. S
hinriki et al., Extended Abstract on SSDM(1994),
p.946）しかしながら、この方法では高温の熱処理によ
りＴｉＳｉ2 中への不純物の吸い上げが起こる可能性が
ある。
【００１５】一方、コンタクトホールの底面への選択成
長とは異なる方法であるが、低温にてＴｉＳｉＮの膜を
基板全面に形成する方法が第４３回応用物理関係連合講
演会の講演予稿集（Extended Abstracts (The 43rd Spr
ing Meeting, 1996); The Japan society of Applied P
hysics and Related Societies) の６７３ページ、２６
ｐ−Ｑ−４に記載されている。この方法は、Ｓｉ基板上
にＴｉＳｉ2 膜を厚さ７０ｎｍ形成し、その裏面を窒素
（Ｎ2 ）プラズマ中にさらすものである。この時、Ｎ2
圧力は８０ｍＴｏｒｒ、投入電力は３００Ｗである。
【００１６】
【発明が解決しようとする課題】しかしながら、圧力８
０ｍＴｏｒｒ、温度５０℃でのＮ2 プラズマ処理により
得られたＴｉＳｉＮ膜は、後に詳しく説明するように、
チタニア（ＴｉＯ2 ）が多く生成された粗悪な結晶性の
膜であり、１０ｎｍ程度の薄い膜にすると均一な連続膜
にならない。しかも、この粗悪な結晶性のＴｉＳｉＮ膜
はその上に堆積させる導電体の膜の膜質をも低下させる
原因となることが判明した。従って、この方法によるＴ
ｉＳｉＮ膜は最小加工寸法０．２５μｍ未満のデザイン
ルールによる加工には適さない。
【００１７】本発明の目的は、コンタクト抵抗が低いバ
リア層を有する構造体を提供することである。
【００１８】本発明の他の目的は、０．２５μｍ未満の
微細なコンタクトホールにおいても良好な電気的導通が
得られる構造体を提供することである。
【００１９】本発明のさらに他の目的は、バリア層の上
に良質の導電体の膜が形成できるバリア層を持つ構造体
を提供することである。
【００２０】本発明のさらに他の目的は、良好なバリア
層を形成し得る窒化硅素チタン膜をＣＶＤ法によって形
成する方法を提供することにある。
【００２１】
【課題を解決するための手段】上述した目的を達成する
ために、本発明による半導体装置は、基板の表面の一部
と導電体とが、前記基板の表面上に設けられた絶縁膜の
コンタクトホールを介して電気的に接続されている構造
を有する半導体装置において、前記表面の一部と前記導
電体との間に介在するバリア層が前記コンタクトホール
の底部にのみ設けられ、前記底部に設けられたバリア層
が非晶質窒化硅素チタンであることを特徴とする。
【００２２】非晶質窒化硅素チタン（α−ＴｉＳｉＮ）
は１０ｎｍ未満に厚さを薄くしても良質な連続薄膜とな
り、しかもその厚さ方向の抵抗値も充分低くなる。
【００２３】さらに、チタニアが生成され難いために、
α−ＴｉＳｉＮ上に他の導電体を堆積する場合に、その
導電体が良質の膜になる。
【００２４】ここで、好適には前記基板の表面と前記バ
リア層との間にチタンシリサイドの層が設けられてい
る。
【００２５】前記導電体は、前記バリア層の上であって
前記コンタクトホール内にある導電性プラグと、該導電
性プラグの上および前記絶縁層の上にある導電性の層と
を有することが好ましく、前記導電性プラグと前記導電
性の層との間には、該導電性プラグおよび該導電性の層
のいずれとも異なる材料の層が配されていることが好ま
しい。
【００２６】前記基板の表面の一部は、トランジスタの
ソースまたはドレイン領域の表面の一部であり、該ソー
スまたはドレイン領域の全表面上にはチタンシリサイド
の層が設けられていてもよい。
【００２７】前記コンタクトホールの一辺の長さは、好
適には０．２５μｍより小さい。
【００２８】好ましくは、前記導電性プラグはＡｌ系金
属、Ｗ系金属、またはＣｕ系金属であり、前記導電性プ
ラグは前記コンタクトホールの側面と接していることが
好ましい。
【００２９】前記絶縁膜の表面は窒素を含むとよく、さ
らに、前記非晶質窒化硅素チタンの厚さは１０ｎｍより
薄い。
【００３０】そして、後述する本発明の方法によれば、
一辺が０．２５μｍ未満の微細なコンタクトホール内
に、良質な導電体を容易に形成することができる。
【００３１】こうして、コンタクト抵抗が低い、微細な
構造体を提供することができる。
【００３２】本発明による非晶質窒化硅素チタン形成方
法は、基板の表面に非晶質窒化硅素チタンを形成する方
法において、 ａ）前記基板の表面にチタンシリサイドを形成する工
程、および ｂ）前記基板の温度を２００℃から４５０℃の範囲に保
持し、反応室内を１３．３Ｐａ以上の圧力に保ち、前記
基板の表面のチタンシリサイドを窒素プラズマにさらす
ことにより非晶質窒化硅素チタンを形成する工程、を含
む。
【００３３】本発明の方法においては、反応室内圧力を
１３．３Ｐａ以上に高めてチタンシリサイドを窒素プラ
ズマにさらすので、反応性イオンエッチングモードが抑
えられ、かつ基板温度を２００℃〜４５０℃とすること
で、チタンシリサイド中への不純物の吸い上げを防止し
ながら窒化効率を高めることができる。これにより、Ｔ
ｉＳｉＮ膜はチタニアが生成され難くなって結晶化し難
くなり、良質の非晶質の膜となる。
【００３４】ここで、好ましくは、前記チタンシリサイ
ドを形成した後、該チタンシリサイド上にコンタクトホ
ールを有する絶縁膜を形成し、該コンタクトホールから
露出したチタンシリサイドの面に前記非晶質窒化硅素チ
タンを形成する。
【００３５】前記コンタクトホール内に窒化硅素チタン
とは異なる導電体を選択的に堆積させる工程をさらに含
み、前記導電体を原料ガスとしてアルキルアルミニウム
ハイドライドを用いたＣＶＤ法による。
【００３６】窒素プラズマにさらす前に、チタンシリサ
イドの表面をクリーニングすることが好ましく行われ
る。
【００３７】さらに、本発明による非晶質窒化硅素チタ
ン形成方法は、基板の表面に非晶質窒化硅素チタンを形
成する方法において、基板温度を２００℃から４５０℃
の範囲に保持し、反応室内を１３．３Ｐａから２６７Ｐ
ａの圧力に保ち、前記反応室内にテトラジエチルアミノ
チタンのガスとＳｉ2 Ｈ6 のガスとを導入することによ
り、該反応室内に配された前記基板上に非晶質窒化硅素
チタンを形成することを特徴とする。
【００３８】ここで、好ましくは前記基板の温度を３０
０℃から４００℃の範囲内とする。
【００３９】また、好ましくは前記反応室内にアンモニ
アガスを導入する。
【００４０】さらに好ましくは、前記非晶質窒化硅素チ
タンを形成した後に、アルミニウムを含む金属膜を形成
する。
【００４１】本発明の実施の形態を説明する前に、本発
明をなすに至るまでに行った実験およびその結果に対す
る検討について述べる。これにより、本発明の理解が容
易になるであろう。
【００４２】図１５は、この実験・検討に用いたプラズ
マ処理装置を示している。
【００４３】図１５のように、平行平板型のプラズマ処
理装置を用意し、そのチャンバ２０内の電極を兼ねるホ
ルダー２２上に基板１の被処理面（チタンシリサイド
（ＴｉＳｉ2 ）を有する面）を対向電極２１と対向させ
て配置する。排気ポンプ２３を動作させて、チャンバ２
０内を排気し、ガス供給源２４から処理ガスとしてＮ2
を供給する。チャンバ内圧力を８０ｍＴｏｒｒ（約１
０．７Ｐａ）に保持し、電源２５から高周波電力を供給
する。この時の基板温度は５０℃である。
【００４４】こうして、チタンシリサイド（ＴｉＳｉ
2 ）を有する基板１の被処理面をＮ2プラズマ処理して
得られたＴｉＳｉＮ上に、アルミニウムを堆積してみる
と、アルミニウムは図１６の符号１３で示すように成長
し、その後成長を続けても良質の連続膜にはならなかっ
た。
【００４５】その原因を調べてみると、本来、膜１２は
ＴｉＳｉＮとなるべきであるが、その膜のアルミニウム
が堆積しなかった部分１２′はＴｉＯ2 になっているよ
うであった。つまり、膜１２は良質のＴｉＳｉＮとはな
っておらず、むしろ不純物として酸素（Ｏ）を過剰に含
むＴｉＳｉＮＯになっていた。
【００４６】これは、Ｎ2 プラズマ処理の条件が低圧で
かつ低温であるために、プラズマ状態が反応性イオンエ
ッチングモードになっており、ＮイオンとともにＯイオ
ンがノックオンされてしまい、Ｏ濃度の高い結晶性のＴ
ｉＳｉＮＯになったためと考えられる。
【００４７】
【発明の実施の形態】本発明の実施の形態について図
１、図２を参照して説明する。
【００４８】図１は本発明により基板１の表面に形成さ
れた非晶質窒化硅素チタン（α−ＴｉＳｉＮ）の膜１２
の断面を示している。
【００４９】この非晶質窒化硅素チタンは図２に示すプ
ラズマ処理装置を用いて形成できる。
【００５０】図２は本発明に用いられるプラズマ処理装
置の一例であり、米国特許第５０９１２１０号および特
開平３−１１５７１号公報に記載のアルミニウム膜形成
用の堆積膜形成装置を改良したものである。図２におい
て、２０は石英製のチャンバ、２２′は基板１を載せる
ホルダーであり、上下機構３３により上下に移動可能で
ある。ホルダー内部には発熱体３１を有している。２３
はチャンバ２０内を排気するポンプ、２５は電源、２６
はリング状の電極、２７は処理前の基板を収容し、予め
その内部をポンプ２８、バルブ２９で減圧できるロード
ロック室である。３０はゲートバルブ、３２はポンプ２
３による排気量を制御してチャンバ内の圧力を調整する
可変バルブ、３４は圧力センサである。３５はガス供給
系を切り換えるためのコネクタ部である。
【００５１】次に、基板１の表面にα−ＴｉＳｉＮ膜１
２を形成する工程について述べる。
【００５２】ロードロック室２７内に配された基板は、
ロードロック室２７を減圧した後、バルブ３０を開け
て、処理室（反応室）４０内に移送される。基板は、図
示しない搬送アームにより、降下しているホルダー２
２′上に配され、ホルダー２２′が上昇して図の位置に
基板を置く。ポンプ２３を駆動し、バルブ３２を開けて
反応室４０内を減圧する。ガス源２４から処理ガスを導
入して所定の圧力に反応室内を保つ。発熱体３１に通電
して基板を加熱するとともに、電源２５からＲＦパワー
を電極２６に供給してＮ2 プラズマを生成する。
【００５３】この時の反応室４０内の圧力を１３．３Ｐ
ａ以上、例えば２６．７Ｐａ、基板温度を２００℃〜４
５０℃にすると、基板の表面にあるＴｉＳｉ2 は窒化さ
れてα−ＴｉＳｉＮとなる。こうして得られたα−Ｔｉ
ＳｉＮをＥＳＣＡ（ElectronSpectroscopy for Chemica
l Analysis ）で分析すると、図４に示すように、窒素
のピークが観察できたので、窒化物になっていることが
わかる。
【００５４】また、ＸＰＳ（Ｘ線光分光）で分析した結
果、図５（ａ）、（ｂ）に示すように、ＴｉとＮの結合
ピークと、このピークより小さいピークとなるＴｉとＳ
ｉとの結合ピークと、ＳｉとＮとの結合ピークと、この
ピークよりピークとなるＳｉとＴｉとの結合ピークが見
られ、良質のＴｉ−Ｓｉ−Ｎの３元系化合物になってい
ることがわかる。
【００５５】また、このＴｉＳｉＮ膜をＴＥＭ（透過電
子顕微鏡）および電子線回折パターンにて分析した結
果、非晶質膜であることが判明した。
【００５６】これは、上述した本発明のＮ2 プラズマ処
理法が、圧力が低すぎないためにノックオン効果が抑制
されたプラズマドーピングモードになっていることと、
温度が低すぎないために充分に窒化が促進されているこ
とから結晶化が抑制されて、非晶質膜になったものであ
る。
【００５７】次に、得られたα−ＴｉＳｉＮ膜を有する
Ｓｉ基板上にジメチルアルミニウムハイドライド（ＤＭ
ＡＨ）と水素とを用いてアルミニウム膜の成膜を行っ
た。
【００５８】成膜装置は図２と同じものを用い、ガス供
給系のコネクタ３５部分を切り放して図示しないアルミ
ニウムの原料ガス供給系をつないだものを用いた。Ａｌ
成膜時の基板温度は１８０℃、反応室内の全圧力は１６
０〜４００Ｐａ、ＤＭＡＨ分圧を全圧の１０００分の１
〜１００分の１とした。
【００５９】こうして、α−ＴｉＳｉＮ膜上にＡｌを厚
さ１．０μｍ程度成膜したものを４００℃で３０分間熱
処理した後、Ａｌ膜を剥離して基板表面を観察した。そ
の結果、基板表面にはエッチピットが観察されなかっ
た。つまり、α−ＴｉＳｉＮ膜はＡｌとＳｉとの反応を
妨げるバリア層として充分機能していることがわかっ
た。
【００６０】以上が本発明によるα−ＴｉＳｉＮ膜の形
成法である。これに対して、前述した特開平８−３１６
２３３号公報には、コンタクトホールの底部だけではな
く、コンタクトホールの側面および絶縁膜の表面にも非
選択的に形成されたＴｉＮ膜４に代えてアモーファスＴ
ｉＳｉＮ膜を用いることができるとの記載はあるが、そ
れをどのように作製するかについては記されていない。
これは、アモーファスＴｉＳｉＮ膜の成膜を実際に行っ
ていないためと考えられる。まして、コンタクトホール
の底部にのみ非晶質ＴｉＳｉＮ膜を形成することは示唆
すらされていない。
【００６１】
【実施例】図３は本発明の実施の形態による半導体装置
を示す。
【００６２】ｐ型の基板１の表面にｎ＋型の半導体層１
ｎが設けられ、その上にＴｉＳｉ層１１が形成されてい
る。ＴｉＳｉ層１１上にコンタクトホールを有する絶縁
膜２が設けられ、そのコンタクトホールの底部のＴｉＳ
ｉ層１１の表面にα−ＴｉＳｉＮ層１２が形成されてい
る。ここで、α−ＴｉＳｉＮ層１２はコンタクトホール
の底部にのみ形成され、コンタクトホールの側壁には形
成されていない点が重要である。α−ＴｉＳｉＮ層１２
にはコンタクトホールを埋めて導電性の金属プラグ１４
が形成され、金属プラグ１４と絶縁膜２の表面に導電層
８が形成されている。
【００６３】導電性の金属プラグ１４としては、純Ａ
ｌ、Ａｌ−Ｓｉ、Ａｌ−Ｔｉ、Ａｌ−Ｃｕ、Ａｌ−Ｓｉ
−Ｔｉ、Ａｌ−Ｓｉ−Ｃｕ、Ａｌ−Ｔｉ−Ｃｕ等のＡｌ
系金属が好適であるが、ＷまたはＣｕであってもよい。
【００６４】導電層８としては、純Ａｌ、Ａｌ−Ｓｉ、
Ａｌ−Ｔｉ、Ａｌ−Ｃｕ、Ａｌ−Ｓｉ−Ｔｉ、Ａｌ−Ｓ
ｉ−Ｃｕ、Ａｌ−Ｔｉ−Ｃｕ等のＡｌ系金属が好適であ
るが、ＣｕまたはＡｕであってもよい。
【００６５】α−ＴｉＳｉＮ層１２は若干の酸素を含ん
でいてもよい。
【００６６】ＴｉＳｉ層１１の厚みは、５ｎｍ〜１００
ｎｍ、より好ましくは５ｎｍ〜５０ｎｍである。
【００６７】α−ＴｉＳｉＮ層１２の厚みは、ＴｉＳｉ
層１１の厚みと同じかそれより薄いことが好ましく、１
０ｎｍ未満、具体的には１〜９ｎｍが好ましい。
【００６８】導電性の金属プラグ１４の厚みはすなわち
高さは、０．５μｍ〜３μｍ程度であり、より好ましく
は０．５μｍ〜１．５μｍである。
【００６９】また、必要に応じてプラグ１４の上面と導
電層８の下面との間にＴｉやＴｉＮ等の層を介在させる
ことも好ましいことである。
【００７０】コンタクトホールは一辺が０．２５μｍ、
０．１８μｍ、０．１３μｍ等の開孔である。
【００７１】図３に示した構造体によれば、ＴｉＳｉＮ
の層を非晶質としたことにより、１ｎｍ〜９ｎｍという
薄い膜厚であっても良好なバリア層として機能し、プラ
グ１４の構成元素とＴｉＳｉ層１１またはｎ+ 層１ｎの
構成元素との反応を妨げることができる。
【００７２】さらに、プラグ１４の下地が本発明のα−
ＴｉＳｉＮであると、プラグ１４の質も良くなる。こう
して、導電層８とｎ+ 層１ｎとの電気的接続を司る構造
体の電気的特性が向上する。
【００７３】また、コンタクトホールの側壁にはバリア
層１２は存在せず、バリア層１２上に成長した低抵抗の
プラグ１４が側壁に接して設けられるので、コンタクト
抵抗が低くなる。
【００７４】こうして、微細でも低抵抗のコンタクトホ
ール部分の構造体が得られる。
【００７５】次に、本発明に用いられるα−ＴｉＳｉＮ
膜を形成するに好適な製造方法について説明する。
【００７６】図６は本発明に用いられる窒素プラズマ処
理装置と導電体のＣＶＤ装置とを有する枚葉式マルチチ
ャンバ装置を示す模式的斜視図である。この装置を用い
て図３に示した構造体の一部を作製することもできる。
【００７７】図６において、１０１および１０２は処理
すべき基板を収容するためのロードロック室、１０３、
１０４、１０６および１０７は反応室、１０５は加熱
室、１０８は内部に図示を省略した基板搬送手段を有す
る搬送室である。各室は支持台１１１上に載置されてい
る。
【００７８】上述した各室は、それぞれ排気管１１０を
介して排気ポンプ１０９に連通しており、室内を適切な
圧力に維持できるようになっている。この装置はクラス
タ式といって、反応室１０３、１０４、１０６および１
０７を有しているが、製造プロセスに応じて、このうち
の少なくとも一つを使用しないこともでき、また、その
時には不使用の反応室を切り放すこともできる。
【００７９】以下に述べる本発明の半導体装置の製造法
においては、反応室１０７は不使用状態とする。
【００８０】此の装置によれば、窒化処理およびプラグ
の作製が、基板を大気にさらすことなく、連続して行え
るので、構造体の製造再現性に優れている。
【００８１】操作方法は以下の通りである。
【００８２】まず、ロードロック室１０１を基板搬入室
とする。開閉手段１１２を開けて、表面にチタンシリサ
イド（ＴｉＳｉ2 ）が形成された基板を搬入室１０１内
に収容する。内部を排気した後、搬入室１０１と搬送室
１０８との間にあるゲートバルブを開けて、基板を搬送
室１０８内に移送する。
【００８３】加熱室１０５に基板を収容して基板を加熱
する。
【００８４】予備加熱された基板を反応室１０３に移送
し、反応室１０３を密閉する。反応室内の圧力を１３．
３Ｐａ〜１３３Ｐａに保持し、基板温度を１００℃〜２
００℃として基板の表面、すなわちＴｉＳｉ2 の表面を
クリーニングする。用いるガスはＣｌＦ３を希釈したガ
スであり、ＴｉＳｉ2 の表面を５ｎｍ〜１０ｎｍ程度エ
ッチングすることでクリーニングを行う。
【００８５】反応室１０３のゲートバルブを開け、搬送
室１０８を介してクリーニングされた基板を反応室１０
３から反応室１０４内に移送し、反応室１０４のゲート
バルブを閉じる。反応室１０４内では窒素プラズマ処理
を行う。反応室１０４内を１３．３Ｐａ〜１３３Ｐａ程
度に減圧保持し、基板を２００℃〜４５０℃に加熱保持
する。この反応室では平行平板型の電極を用いて窒素ガ
スのグロー放電プラズマを生成する。こうして基板表面
のチタンシリサイドは窒化処理されてα−ＴｉＳｉＮと
なる。圧力が１３．３Ｐａより低かったり、温度が２０
０℃より低かったりすると膜質が悪くなり、逆に温度が
４５０℃より高温になるとＴｉＳｉＮが多結晶化し易く
なり、圧力が１３３Ｐａより高くなるとα−ＴｉＳｉＮ
膜が不純物を取り込みやすい。
【００８６】反応室１０４のゲートバルブを開けて、基
板を反応室１０４から搬送室１０８を介して反応室１０
６に移送する。反応室１０６内では基板を１６０℃〜４
５０℃に保持し、ＤＭＡＨガスと水素ガスとを導入し
て、ＣＶＤ法によりアルミニウムをα−ＴｉＳｉＮ上に
堆積させる。
【００８７】アルミニウムの堆積後は、反応室１０６の
ゲートバルブを開けて、搬送室１０８に基板を移送し、
搬出室となるロードロック室１０２のゲートバルブを開
けて、ロードロック室１０２内に基板を回収する。
【００８８】各反応室における処理条件を調整し、各反
応室１０３、１０４、１０６内で同時に処理がなされる
ようにすれば、所定時間当たりの基板の処理枚数が増え
る。図７および図８を参照して、図３の構造体をＭＯＳ
トランジスタのソースまたはドレインに採用した例の製
造工程を説明する。
【００８９】Ｓｉ基板１の表面側に選択酸化法によりフ
ィールド絶縁膜５１を形成し、ゲート絶縁膜５２を形成
した後、ポリシリコンからなるゲート電極５３を形成す
る。次いで、リンイオンをイオン注入する。（図７の
（Ｓ１）） 次に、熱処理してソース・ドレインとなるｎ- 型の半導
体層５５を形成するとともに、表面を熱酸化する。基板
全面を異方性エッチングして、ゲート電極５３の側面に
酸化シリコンからなるサイドウォール５４を残す。そし
て、リンイオンをイオン注入する。（図７の（Ｓ２）） 熱処理してソース・ドレインとなるｎ+ 型の半導体層５
８を形成した後、ソース・ドレイン上およびゲート電極
上の酸化膜をエッチング除去し、スパッタリング法また
はＣＶＤ法によりＴｉ膜を全面に堆積する。その後、熱
処理して、ソース・ドレイン上およびゲート電極上のＴ
ｉとその下部のＳｉとを反応結合させてシリサイド化
し、その後エッチングしてＴｉ膜を除去する。こうし
て、ゲート電極上およびソース・ドレイン上のみにチタ
ンシリサイド５６および５７が残る。（図７の（Ｓ
３）） ＣＶＤ法により絶縁膜５９を成膜し、リアクティブイオ
ンエッチングによりコ ンタクトホール６０を形成する。（図７の（Ｓ４））次
に図６に示した枚葉式マルチチャンバ装置を用いて図８
の（Ｓ５）、（Ｓ６）の工程を行う。
【００９０】前述したと同様の方法により、基板を４０
０℃に保持し、圧力を２７ＰａとしてＮ2 プラズマに基
板の表面をさらす。こうして、コンタクトホールから露
出したチタンシリサイド層が窒化され、厚さ９ｎｍのα
−ＴｉＳｉＮ膜６１が生成される。（図８の（Ｓ５）） この時、酸化シリコンのような絶縁膜５９の表面やコン
タクトホールの側面は窒素原子がドーピングされてい
る。
【００９１】次に、ＤＭＨＡとＨ２とを用いた選択ＣＶ
Ｄ法によりコンタクトホール内にＡｌプラグ６２を形成
する。（図８の（Ｓ６）） そして、図６の装置から基板を取り出す。次に、別の装
置を用いいてスパッタリング法またはＣＶＤ法によりＡ
ｌ−Ｓｉ−Ｃｕ等の導電膜６３を成膜する。（図８の
（Ｓ７）） 最後にエッチングして導電膜６３をソース・ドレイン配
線形状にパターニングする。（図８の（Ｓ８）） こうして、ＭＯＳトランジスタのソースまたはドレイン
に図３の構造体を採用することができる。
【００９２】図９および図１０を参照してＣＶＤ法によ
る窒化硅素チタン（ＴｉＳｉＮ）の形成法およびそれを
用いた半導体装置の製造法について説明する。
【００９３】図９はこの方法による半導体装置の模式的
断面を示す。図９において、１は基板、１６および１８
はチタンシリサイド等のバリア層で必要に応じて設けら
れる。１７は純Ａｌ、Ａｌ−Ｓｉ、Ａｌ−Ｓｉ−Ｃｕ、
Ａｌ−Ｃｕ、Ｃｕ等の金属膜、２はＳｉＯ2 、ＳｉＮ等
の絶縁膜、１２は絶縁膜２のスルーホール側壁面とスル
ーホールの底面と、絶縁膜２の上面に被着された非晶質
ＴｉＳｉＮ膜であり、その厚さは１０ｎｍ程度である。
８は１７と同様の金属膜である。
【００９４】以下に、図９の半導体装置の製法について
説明する。非晶質ＴｉＳｉＮ膜１２の形成には図１０に
示した装置を用いる。
【００９５】まず、基板１上にスパッタリング法または
ＣＶＤ法により、バリア層１８、金属膜１７およびバリ
ア層１６を順次形成する。
【００９６】次に、例えばＴＥＯＳ（テトラエトキシシ
ランまたはテトラエチルオルソシリケート）のような有
機シランを用いたＣＶＤ法により絶縁膜２を形成した
後、ホトレジストの塗布、ＫｒＦエキシマレーザー光に
よるホトレジスト露光、ホトレジストの現像、リアクテ
ィブイオンエッチングを行い、０．２５μｍ角のスルー
ホールを形成する。その後、スルーホールを有する基板
をプラズマクリーニングした後、大気中に曝すことなく
ＣＶＤチャンバ（反応室）２０内に配する。基板１は基
板ホルダー２２′に装備されている図示しないヒーター
によって加熱される。チャンバ２０内はポンプ２３によ
って排気され、所定の圧力に保たれる。ゲートバルブ２
５を操作してテトラジエチルアミノチタン（Ｔｉ［Ｎ
（Ｃ2 Ｈ5 ）2 ］4 ）（ＴＤＥＡＴ）とＳｉ2 Ｈ6 のよ
うなシリコンを含むガスを反応室内に導入し、ＣＶＤ法
により、基板温度２００℃〜４５０℃、より好ましくは
３００℃〜４００℃、圧力１３．３Ｐａ〜２６７Ｐａの
条件下で、非晶質窒化硅素チタン（α−ＴｉＳｉＮ）か
らなるバリア層１２を厚さ１０ｎｍ程度形成する。
【００９７】テトラジエチルアミノチタン（ＴＤＥＡ
Ｔ）は常温で暗橙色の液体であり、沸点は１５０℃、蒸
気圧は１３．３Ｐａの有機チタン化合物である。Ｓｉ2
Ｈ6 と反応させるとＮ原子が残り、Ｎ原子がＴｉ原子や
Ｓｉ原子と比べて比較的少ない膜となる。このＴＤＥＡ
Ｔをベーパライザーで気化し、ジシラン（Ｓｉ2 Ｈ6 ）
と混合し、必要に応じてアンモニア（ＮＨ3 ）を添加し
てチャンバ２０内で基板１の表面にＴｉＳｉＮ膜を形成
することができる。この膜は薄くても優れたバリア性を
示すので、スルーホール側面に被着してもスルーホール
の抵抗は高くならない。
【００９８】基板温度を３００℃〜４００℃とし、厚さ
を１０ｎｍまで成長させると、ＴｉＳｉＮ膜として非晶
質膜α−Ｔｉx Ｓｉy Ｎz （ｘ＋ｙ＋ｚ＝１）となり、
良好なバリア性を示した。
【００９９】次に、ＤＭＡＨを用いたＣＶＤ法によりＡ
ｌを主成分とする導電層８を堆積後、アルミニウムをリ
フローして、図９のような形状とする。
【０１００】本実施例によれば、スルーホールの底面だ
けでなく、側面にも薄いα−ＴｉＳｉＮ膜が形成できる
ので、アルミニウムのマイグレーションによる側壁にお
けるボイドの発生が防止できる。
【０１０１】
【発明の効果】以上説明したように、本発明によれば、
非晶質窒化硅素チタン（α−ＴｉＳｉＮ）層をバリア層
とするので、バリア層の上に良質の導電体の膜が形成で
きる。特に本発明のバリア層は１０ｎｍ未満に厚さを薄
くしても良質な連続薄膜となり、しかもその厚さ方向の
抵抗値も充分低くなる。
【０１０２】また、本発明によれば、コンタクトホール
の側壁にはバリア層は存在せず、バリア層上に成長した
低抵抗のプラグが側壁に接して設けられるので、コンタ
クト抵抗が低くなる。
【０１０３】こうして、微細でも低抵抗のコンタクトホ
ール部分の構造体を得ることができる。
【図面の簡単な説明】
【図１】本発明により基板表面に形成された非晶質窒化
硅素チタン膜を示す断面図である。
【図２】本発明に使用可能なプラズマ処理装置の一例を
示す図である。
【図３】本発明の半導体装置の一実施形態を示す図であ
る。
【図４】本発明により形成されたα−ＴｉＳｉＮ膜のＥ
ＳＣＡによる分析結果を示す図である。
【図５】本発明により形成されたα−ＴｉＳｉＮ膜のＸ
ＰＳによる分析結果を示す図である。
【図６】本発明に使用可能な窒素プラズマ処理装置の一
例を示す図である。
【図７】図３の構造体をＭＯＳトランジスタのソースま
たはドレインに採用した例の製造工程を説明する図であ
る。
【図８】図３の構造体をＭＯＳトランジスタのソースま
たはドレインに採用した例の製造工程を説明する図であ
る。
【図９】本発明による半導体装置の他の実施形態を示す
図である。
【図１０】α−ＴｉＳｉＮ膜を形成するＣＶＤ装置の模
式図である。
【図１１】従来の半導体装置のコンタクトホール部分の
一例の模式的縦断面図である。
【図１２】従来の半導体装置のコンタクトホール部分の
他の例の模式的縦断面図である。
【図１３】従来の半導体装置のコンタクトホール部分の
さらに他の例の模式的縦断面図である。
【図１４】コンタクトホールの底部に設けられた従来の
窒化硅素チタンを示す図である。
【図１５】平行平板型プラズマ処理装置の図である。
【図１６】図１５の装置を用いて形成した窒化硅素チタ
ンの上に堆積したアルミニウムの様子を示す図である。
【符号の説明】
１ 基板 ２ 絶縁膜 ８ 導電層 １１ チタンシリサイド １２ 非晶質窒化硅素チタン １４ 導電性プラグ １６、１８ バリア層 １７ 金属膜 ５１ フィールド絶縁膜 ５２ ゲート絶縁膜 ５３ ゲート電極 ５５ ｎ- 層 ５６、５７ チタンシリサイド ５８ ｎ+ 層 ５９ 絶縁膜 ６０ コンタクトホール ６１ 非晶質窒化硅素チタン層 ６２ 導電性プラグ ６３ 導電膜

Claims (19)

    【特許請求の範囲】
  1. 【請求項１】 基板の表面の一部と導電体とが、前記基
    板の表面上に設けられた絶縁膜のコンタクトホールを介
    して電気的に接続されている構造を有する半導体装置に
    おいて、 前記表面の一部と前記導電体との間に介在するバリア層
    が前記コンタクトホールの底部にのみ設けられ、 前記底部に設けられたバリア層が非晶質窒化硅素チタン
    であることを特徴とする半導体装置。
  2. 【請求項２】 前記基板の表面と前記バリア層との間に
    チタンシリサイドの層が設けられていることを特徴とす
    る請求項１に記載の半導体装置。
  3. 【請求項３】 前記導電体は、前記バリア層の上であっ
    て前記コンタクトホール内にある導電性プラグと、該導
    電性プラグの上および前記絶縁層の上にある導電性の層
    とを有することを特徴とする請求項１に記載の半導体装
    置。
  4. 【請求項４】 前記導電性プラグと前記導電性の層との
    間には、該導電性プラグおよび該導電性の層のいずれと
    も異なる材料の層が配されていることを特徴とする請求
    項３に記載の半導体装置。
  5. 【請求項５】 前記基板の表面の一部は、トランジスタ
    のソースまたはドレイン領域の表面の一部であり、該ソ
    ースまたはドレイン領域の全表面上にはチタンシリサイ
    ドの層が設けられていることを特徴とする請求項１に記
    載の半導体装置。
  6. 【請求項６】 前記コンタクトホールの一辺の長さが
    ０．２５μｍより小さいことを特徴とする請求項１に記
    載の半導体装置。
  7. 【請求項７】 前記導電性プラグはＡｌ系金属、Ｗ系金
    属、またはＣｕ系金属であることを特徴とする請求項３
    に記載の半導体装置。
  8. 【請求項８】 前記導電性プラグは前記コンタクトホー
    ルの側面と接していることを特徴とする請求項３に記載
    の半導体装置。
  9. 【請求項９】 前記絶縁膜の表面は窒素を含むことを特
    徴とする請求項１に記載の半導体装置。
  10. 【請求項１０】 前記非晶質窒化硅素チタンの厚さは１
    ０ｎｍより薄いことを特徴とする請求項１に記載の半導
    体装置。
  11. 【請求項１１】基板の表面に非晶質窒化硅素チタンを形
    成する方法において、 ａ）前記基板の表面にチタンシリサイドを形成する工
    程、および ｂ）前記基板の温度を２００℃から４５０℃の範囲に保
    持し、反応室内を１３．３Ｐａ以上の圧力に保ち、前記
    基板の表面のチタンシリサイドを窒素プラズマにさらす
    ことにより非晶質窒化硅素チタンを形成する工程を含む
    方法。
  12. 【請求項１２】 前記チタンシリサイドを形成した後、
    該チタンシリサイド上にコンタクトホールを有する絶縁
    膜を形成し、該コンタクトホールから露出したチタンシ
    リサイドの面に前記非晶質窒化硅素チタンを形成するこ
    とを特徴とする請求項１１に記載の方法。
  13. 【請求項１３】 前記コンタクトホール内に窒化硅素チ
    タンとは異なる導電体を選択的に堆積させる工程をさら
    に含むことを特徴とする請求項１２に記載の方法。
  14. 【請求項１４】 前記導電体を原料ガスとしてアルキル
    アルミニウムハイドライドを用いたＣＶＤ法により堆積
    することを特徴とする請求項１３に記載の方法。
  15. 【請求項１５】 窒素プラズマにさらす前に、チタンシ
    リサイドの表面をクリーニングすることを特徴とする請
    求項１１に記載の方法。
  16. 【請求項１６】 基板の表面に非晶質窒化硅素チタンを
    形成する方法において、 基板温度を２００℃から４５０℃の範囲に保持し、反応
    室内を１３．３Ｐａから２６７Ｐａの圧力に保ち、前記
    反応室内にテトラジエチルアミノチタンのガスとＳｉ2
    Ｈ6 のガスとを導入することにより、該反応室内に配さ
    れた前記基板上に非晶質窒化硅素チタンを形成すること
    を特徴とする方法。
  17. 【請求項１７】 前記基板の温度を３００℃から４００
    ℃の範囲内とすることを特徴とする請求項１６に記載の
    方法。
  18. 【請求項１８】 前記反応室内にアンモニアガスを導入
    することを特徴とする請求項１６に記載の方法。
  19. 【請求項１９】 前記非晶質窒化硅素チタンを形成した
    後に、アルミニウムを含む金属膜を形成することを特徴
    とする請求項１６に記載の方法。
JP9295691A 1997-09-12 1997-10-28 半導体装置および基板上への非晶質窒化硅素チタンの形成方法 Withdrawn JPH11150084A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP9295691A JPH11150084A (ja) 1997-09-12 1997-10-28 半導体装置および基板上への非晶質窒化硅素チタンの形成方法
US09/149,281 US20010045660A1 (en) 1997-09-12 1998-09-09 Semiconductor device and process for forming amorphous titanium silicon nitride on substrate
US09/955,039 US6495461B2 (en) 1997-09-12 2001-09-19 Process for forming amorphous titanium silicon nitride on substrate

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP9-249226 1997-09-12
JP24922697 1997-09-12
JP9295691A JPH11150084A (ja) 1997-09-12 1997-10-28 半導体装置および基板上への非晶質窒化硅素チタンの形成方法

Publications (1)

Publication Number Publication Date
JPH11150084A true JPH11150084A (ja) 1999-06-02

Family

ID=26539169

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9295691A Withdrawn JPH11150084A (ja) 1997-09-12 1997-10-28 半導体装置および基板上への非晶質窒化硅素チタンの形成方法

Country Status (2)

Country Link
US (2) US20010045660A1 (ja)
JP (1) JPH11150084A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001144032A (ja) * 1999-11-17 2001-05-25 Tokyo Electron Ltd ＴｉＳｉＮ薄膜およびその成膜方法、半導体装置およびその製造方法、ならびにＴｉＳｉＮ薄膜の成膜装置
WO2001042529A1 (en) * 1999-12-09 2001-06-14 Tokyo Electron Limited METHOD FOR FORMING TiSiN FILM, DIFFUSION PREVENTIVE FILM COMPRISING TiSiN FILM, SEMICONDUCTOR DEVICE AND ITS PRODUCTION METHOD, AND APPARATUS FOR FORMING TiSiN FILM
US7638437B2 (en) 2004-12-31 2009-12-29 Ips Ltd. In-situ thin-film deposition method
JP2020522611A (ja) * 2017-06-02 2020-07-30 ユージェヌス インコーポレイテッド チタン、ケイ素及び窒素を含む多領域拡散バリア
US11942365B2 (en) 2017-06-02 2024-03-26 Eugenus, Inc. Multi-region diffusion barrier containing titanium, silicon and nitrogen

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6777327B2 (en) * 2001-03-28 2004-08-17 Sharp Laboratories Of America, Inc. Method of barrier metal surface treatment prior to Cu deposition to improve adhesion and trench filling characteristics
US6596643B2 (en) * 2001-05-07 2003-07-22 Applied Materials, Inc. CVD TiSiN barrier for copper integration
US6730616B2 (en) * 2001-09-24 2004-05-04 Texas Instruments Incorporated Versatile plasma processing system for producing oxidation resistant barriers
US7084423B2 (en) 2002-08-12 2006-08-01 Acorn Technologies, Inc. Method for depinning the Fermi level of a semiconductor at an electrical junction and devices incorporating such junctions
US6833556B2 (en) 2002-08-12 2004-12-21 Acorn Technologies, Inc. Insulated gate field effect transistor having passivated schottky barriers to the channel
JP2005183407A (ja) * 2003-11-26 2005-07-07 Seiko Instruments Inc 半導体装置とその製造方法
US7732307B2 (en) * 2004-06-14 2010-06-08 Aviza Technology Limited Method of forming amorphous TiN by thermal chemical vapor deposition (CVD)
US20080076246A1 (en) * 2006-09-25 2008-03-27 Peterson Brennan L Through contact layer opening silicide and barrier layer formation
US7833914B2 (en) * 2007-04-27 2010-11-16 Micron Technology, Inc. Capacitors and methods with praseodymium oxide insulators
KR100885895B1 (ko) * 2007-07-02 2009-02-26 삼성전자주식회사 반도체 장치의 제조 방법
US9362376B2 (en) 2011-11-23 2016-06-07 Acorn Technologies, Inc. Metal contacts to group IV semiconductors by inserting interfacial atomic monolayers
US9613908B2 (en) * 2014-12-15 2017-04-04 Applied Materials, Inc. Ultra-thin dielectric diffusion barrier and etch stop layer for advanced interconnect applications
US9620611B1 (en) 2016-06-17 2017-04-11 Acorn Technology, Inc. MIS contact structure with metal oxide conductor
DE112017005855T5 (de) 2016-11-18 2019-08-01 Acorn Technologies, Inc. Nanodrahttransistor mit Source und Drain induziert durch elektrische Kontakte mit negativer Schottky-Barrierenhöhe
JP6823533B2 (ja) * 2017-04-24 2021-02-03 東京エレクトロン株式会社 チタンシリサイド領域を形成する方法
US11664229B2 (en) 2020-09-24 2023-05-30 Applied Materials, Inc. Nitride capping of titanium material to improve barrier properties

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4855798A (en) * 1986-12-19 1989-08-08 Texas Instruments Incorporated Semiconductor and process of fabrication thereof
JP2661266B2 (ja) 1989-06-06 1997-10-08 日立化成工業株式会社 フレキシブルプリント配線板と透明基板の回路位置合せ装置およびその使用方法
PT95232B (pt) 1989-09-09 1998-06-30 Canon Kk Processo de producao de uma pelicula de aluminio depositada
US5196372A (en) 1989-09-09 1993-03-23 Canon Kabushiki Kaisha Process for forming metal deposited film containing aluminum as main component by use of alkyl hydride
JP2721023B2 (ja) 1989-09-26 1998-03-04 キヤノン株式会社 堆積膜形成法
JP2726118B2 (ja) 1989-09-26 1998-03-11 キヤノン株式会社 堆積膜形成法
JP3294041B2 (ja) * 1994-02-21 2002-06-17 株式会社東芝 半導体装置
JP3337876B2 (ja) 1994-06-21 2002-10-28 株式会社東芝 半導体装置の製造方法
KR100425655B1 (ko) 1995-03-28 2004-06-26 텍사스 인스트루먼츠 인코포레이티드 집적회로의금속화층사이의반응을최소화하기위한확산방지삼중층및제조방법
US5659057A (en) * 1996-02-09 1997-08-19 Micron Technology, Inc. Five- and six-coordinate precursors for titanium nitride deposition
EP0793271A3 (en) 1996-02-22 1998-12-02 Matsushita Electric Industrial Co., Ltd. Semiconductor device having a metal silicide film and method of fabricating the same
US5770520A (en) 1996-12-05 1998-06-23 Lsi Logic Corporation Method of making a barrier layer for via or contact opening of integrated circuit structure
JP2988413B2 (ja) 1997-02-20 1999-12-13 日本電気株式会社 半導体装置及びその製造方法
JP3635875B2 (ja) * 1997-06-25 2005-04-06 東京エレクトロン株式会社 成膜方法及び膜積層構造

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001144032A (ja) * 1999-11-17 2001-05-25 Tokyo Electron Ltd ＴｉＳｉＮ薄膜およびその成膜方法、半導体装置およびその製造方法、ならびにＴｉＳｉＮ薄膜の成膜装置
WO2001042529A1 (en) * 1999-12-09 2001-06-14 Tokyo Electron Limited METHOD FOR FORMING TiSiN FILM, DIFFUSION PREVENTIVE FILM COMPRISING TiSiN FILM, SEMICONDUCTOR DEVICE AND ITS PRODUCTION METHOD, AND APPARATUS FOR FORMING TiSiN FILM
US6919273B1 (en) 1999-12-09 2005-07-19 Tokyo Electron Limited Method for forming TiSiN film, diffusion preventive film comprising TiSiN film, semiconductor device and its production method, and apparatus for forming TiSiN film
US7153773B2 (en) 1999-12-09 2006-12-26 Tokyo Electron Limited TiSiN film forming method, diffusion barrier TiSiN film, semiconductor device, method of fabricating the same and TiSiN film forming system
US7638437B2 (en) 2004-12-31 2009-12-29 Ips Ltd. In-situ thin-film deposition method
JP2020522611A (ja) * 2017-06-02 2020-07-30 ユージェヌス インコーポレイテッド チタン、ケイ素及び窒素を含む多領域拡散バリア
US11942365B2 (en) 2017-06-02 2024-03-26 Eugenus, Inc. Multi-region diffusion barrier containing titanium, silicon and nitrogen

Also Published As

Publication number Publication date
US6495461B2 (en) 2002-12-17
US20010045660A1 (en) 2001-11-29
US20020017658A1 (en) 2002-02-14

Similar Documents

Publication Publication Date Title
JPH11150084A (ja) 半導体装置および基板上への非晶質窒化硅素チタンの形成方法
US6255216B1 (en) Methods of forming a contact having titanium silicide and titanium formed by chemical vapor deposition
JP3358328B2 (ja) 高融点金属膜の成膜方法
TWI261309B (en) Semiconductor device with epitaxial C49-titanium silicide (TiSi2) layer and method for fabricating the same
US20010046765A1 (en) Method for producing a barrier layer in an electronic component and method for producing an electronic component with a barrier layer
JP2000195954A (ja) 半導体装置およびその製造方法
EP0459770B1 (en) Method for producing a semiconductor device with gate structure
GB2306774A (en) Semiconductor device having aluminium interconnection
US6218223B1 (en) Process for producing electrode for semiconductor element and semiconductor device having the electrode
US6613669B2 (en) Semiconductor device and method for manufacturing the same
JPH0669157A (ja) チタン膜の形成方法
JP3208124B2 (ja) 半導体装置、半導体装置の製造方法、および半導体装置の製造装置
US5302846A (en) Semiconductor device having improved vertical insulated gate type transistor
US20110053329A1 (en) Semiconductor device including a gate electrode of lower electrial resistance and method of manufacturing the same
US6004872A (en) Method of manufacturing semiconductor device
JP3151002B2 (ja) 半導体装置および製造方法
JP2863277B2 (ja) 半導体装置、その製造方法およびアライメント法
JPH08186173A (ja) 半導体装置の製造方法
US20080029835A1 (en) Method of Removing Refractory Metal Layers and of Siliciding Contact Areas
KR100729905B1 (ko) 반도체 소자의 캐패시터 제조 방법
TW202413681A (zh) 正形鉬沉積
JPH1187265A (ja) 半導体集積回路装置の製造方法および製造装置
KR20060032919A (ko) 플라즈마를 사용하여 반도체 소자의 오오믹층 및 장벽금속막을 형성하는 화학기상증착 방법
JPH0513598A (ja) 堆積膜形成法
JPH05102080A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040917

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050929

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051014

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20051205