JPH1014083A - ディジタルリレーのアナログ監視及び自動調整方式 - Google Patents
ディジタルリレーのアナログ監視及び自動調整方式Info
- Publication number
- JPH1014083A JPH1014083A JP8163972A JP16397296A JPH1014083A JP H1014083 A JPH1014083 A JP H1014083A JP 8163972 A JP8163972 A JP 8163972A JP 16397296 A JP16397296 A JP 16397296A JP H1014083 A JPH1014083 A JP H1014083A
- Authority
- JP
- Japan
- Prior art keywords
- converter
- input
- analog
- monitoring
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Testing Electric Properties And Detecting Electric Faults (AREA)
- Emergency Protection Circuit Devices (AREA)
- Control Of Amplification And Gain Control (AREA)
Abstract
(57)【要約】
【課題】 ダイナミックレンジの全領域に亘り、Ａ／Ｄ
変換器の直線性を保証可能とすること、並びに補正定数
を得るための既知の入力の簡易な印加手段を提供するこ
と。 【解決手段】 アナログフィルタ１、サンプルホールド
回路２、マルチプレクサ３、Ａ／Ｄ変換器５などよりな
るアナログ部に系統入力を加え、そのＡ／Ｄ変換値を用
いてコンピュータ処理部６でリレー演算を行うディジタ
ルリレーにおいて、コンピュータ処理で任意の波形また
は電圧値の信号を生成させるＤ／Ａ変換器７を設ける。
このＤ／Ａ変換器７の出力をＡ／Ｄ変換精度監視信号と
してマルチプレクサ３の１チャンネルに入力し、監視電
圧を所定範囲で増減させてＡ／Ｄ変換精度をＡ／Ｄ変換
器５のダイナミックレンジ全域に亘って監視する。
変換器の直線性を保証可能とすること、並びに補正定数
を得るための既知の入力の簡易な印加手段を提供するこ
と。 【解決手段】 アナログフィルタ１、サンプルホールド
回路２、マルチプレクサ３、Ａ／Ｄ変換器５などよりな
るアナログ部に系統入力を加え、そのＡ／Ｄ変換値を用
いてコンピュータ処理部６でリレー演算を行うディジタ
ルリレーにおいて、コンピュータ処理で任意の波形また
は電圧値の信号を生成させるＤ／Ａ変換器７を設ける。
このＤ／Ａ変換器７の出力をＡ／Ｄ変換精度監視信号と
してマルチプレクサ３の１チャンネルに入力し、監視電
圧を所定範囲で増減させてＡ／Ｄ変換精度をＡ／Ｄ変換
器５のダイナミックレンジ全域に亘って監視する。
Description
【０００１】
【発明の属する技術分野】本発明は、ディジタル形電力
系統保護継電装置（ディジタルリレー）におけるアナロ
グ部の監視方式とアナログ部のゲイン・オフセット誤差
の自動調整方式に関する。
系統保護継電装置（ディジタルリレー）におけるアナロ
グ部の監視方式とアナログ部のゲイン・オフセット誤差
の自動調整方式に関する。
【０００２】
【従来の技術】ディジタルリレーの監視方式には規定が
あり、(1) アナログ部Ａ／Ｄ精度監視、(2) 高調波重畳
監視もその規定にある。
あり、(1) アナログ部Ａ／Ｄ精度監視、(2) 高調波重畳
監視もその規定にある。
【０００３】前者は、マルチプレクサの入力に１チャン
ネルだけ既定の電圧を入力し、その電圧をＡ／Ｄ変換し
て直流レベルでＡ／Ｄ変換器の精度を監視する方式であ
る。図１２に監視回路を含むアナログ部の回路構成を示
す。図中、１はアナログフィルタ、２はサンプルホール
ド回路、３はマルチプレクサ、４はバッファ、５はＡ／
Ｄ変換器、１０はＡ／Ｄ精度監視用抵抗分圧回路で、こ
の分圧回路１０の一定の分圧電圧をマルチプレクサ３の
１入力としている。
ネルだけ既定の電圧を入力し、その電圧をＡ／Ｄ変換し
て直流レベルでＡ／Ｄ変換器の精度を監視する方式であ
る。図１２に監視回路を含むアナログ部の回路構成を示
す。図中、１はアナログフィルタ、２はサンプルホール
ド回路、３はマルチプレクサ、４はバッファ、５はＡ／
Ｄ変換器、１０はＡ／Ｄ精度監視用抵抗分圧回路で、こ
の分圧回路１０の一定の分圧電圧をマルチプレクサ３の
１入力としている。
【０００４】後者は、高調波電圧をアナログフィルタの
入力に常時重畳させ、そのディジタル変換データから高
調波電圧を演算により抽出してフィルタからＡ／Ｄ変換
器までの透過性を監視する方式である。
入力に常時重畳させ、そのディジタル変換データから高
調波電圧を演算により抽出してフィルタからＡ／Ｄ変換
器までの透過性を監視する方式である。
【０００５】
(1) アナログ部のＡ／Ｄ精度監視（その１） アナログ部のＡ／Ｄ精度監視は、図１２に示すように抵
抗分圧回路１０を付設して予め決められた電圧値を得る
など、簡単な構成で行っていたが、このような方式で
は、高性能、高信頼性のディジタルリレーとする場合に
問題がある。その点を以下に述べる。
抗分圧回路１０を付設して予め決められた電圧値を得る
など、簡単な構成で行っていたが、このような方式で
は、高性能、高信頼性のディジタルリレーとする場合に
問題がある。その点を以下に述べる。
【０００６】最近の電力ニーズによってディジタルリレ
ーのダイナミックレンジの拡大が要求されるため、Ａ／
Ｄ変換器は１２ビットから１６ビットへと高精度化して
いる。ところが、Ａ／Ｄ精度監視では既知の固定的な入
力を監視対象としているため、Ａ／Ｄ変換器の故障や部
品劣化による直線性の変化を的確に検知できるとは保証
されない。
ーのダイナミックレンジの拡大が要求されるため、Ａ／
Ｄ変換器は１２ビットから１６ビットへと高精度化して
いる。ところが、Ａ／Ｄ精度監視では既知の固定的な入
力を監視対象としているため、Ａ／Ｄ変換器の故障や部
品劣化による直線性の変化を的確に検知できるとは保証
されない。
【０００７】例えば、±１０Ｖ、１２ビットのＡ／Ｄ変
換回路（約１０Ｖで“７ＦＦ”のヘキサ値）では、監視
電圧を５Ｖとすると、“３ＦＦ”のヘキサ値となる。こ
の例では、ＭＳＢ（１１）ビット、１０ビットの０への
固定故障や、１０ビット以下の１への固定故障は検出で
きない。１６ビットの高分解能のＡ／Ｄ変換器を使用し
たシステムにおいても同様である。
換回路（約１０Ｖで“７ＦＦ”のヘキサ値）では、監視
電圧を５Ｖとすると、“３ＦＦ”のヘキサ値となる。こ
の例では、ＭＳＢ（１１）ビット、１０ビットの０への
固定故障や、１０ビット以下の１への固定故障は検出で
きない。１６ビットの高分解能のＡ／Ｄ変換器を使用し
たシステムにおいても同様である。
【０００８】このような故障があると、実際の系統事故
により過大入力が入った時に上位ビットが正しくＡ／Ｄ
変換されないため、ディジタルリレーが誤不動作となる
可能性がある。
により過大入力が入った時に上位ビットが正しくＡ／Ｄ
変換されないため、ディジタルリレーが誤不動作となる
可能性がある。
【０００９】(2) 高調波重畳監視の高調波次数の変更 ディジタルリレーの適用される系統が多様化するにつれ
て、従来の高調波重畳方式の監視における重畳高調波次
数が第３高調波が良いのか第４高調波が良いのかを選択
するニーズが発生してきた。また、将来予見されるディ
ジタルフィルタ処理の高度な波形弁別性能から、ソフト
処理で任意に重畳可能な波形発生回路の必要性が望まれ
た。
て、従来の高調波重畳方式の監視における重畳高調波次
数が第３高調波が良いのか第４高調波が良いのかを選択
するニーズが発生してきた。また、将来予見されるディ
ジタルフィルタ処理の高度な波形弁別性能から、ソフト
処理で任意に重畳可能な波形発生回路の必要性が望まれ
た。
【００１０】(3) アナログ部のＡ／Ｄ精度監視（その
２） 前記（１）項で述べたように、高精度化ニーズに対し、
複数チャンネルのフィルタ入力部からの精度を監視する
方法は存在しない。従来の方法は、常時監視の高調波重
畳監視であっても、ダイナミックレンジ全域に入力が印
加されるものではない。例えば、常時の印加では、１／
１０程度（±１０Ｖのフルスケールでは１Ｖ）といった
具合である。また、自動点検などで外部でＣＴを切り替
えて事故相当の入力を印加する方法や、定期点検時に人
為的に電圧、電流を印加して保護に必要な入力レベルと
する方法である。
２） 前記（１）項で述べたように、高精度化ニーズに対し、
複数チャンネルのフィルタ入力部からの精度を監視する
方法は存在しない。従来の方法は、常時監視の高調波重
畳監視であっても、ダイナミックレンジ全域に入力が印
加されるものではない。例えば、常時の印加では、１／
１０程度（±１０Ｖのフルスケールでは１Ｖ）といった
具合である。また、自動点検などで外部でＣＴを切り替
えて事故相当の入力を印加する方法や、定期点検時に人
為的に電圧、電流を印加して保護に必要な入力レベルと
する方法である。
【００１１】いずれもダイナミックレンジ全域を確認し
ているわけではない。従って、各チャンネルのフィル
タ、サンプルホールドなどの回路で起こり得るゲイン、
オフセット特性の変化、故障によっては、各チャンネル
の直線性がずれてしまい、リレー特性の劣化となる可能
性がある。
ているわけではない。従って、各チャンネルのフィル
タ、サンプルホールドなどの回路で起こり得るゲイン、
オフセット特性の変化、故障によっては、各チャンネル
の直線性がずれてしまい、リレー特性の劣化となる可能
性がある。
【００１２】(4) アナログ部の誤差調整方式 前記（１）項で述べたように、高精度化ニーズに対し、
アナログ部であるフィルタ、サンプルホールド回路、Ａ
／Ｄ変換器にはオフセット誤差、ゲイン誤差が存在し、
これらを無視することはできない。１２ビット精度の場
合は、アナログ入力部のゲイン、オフセット調整は可変
抵抗を用いた回路になっており、プリント板検査時に調
整を行っていた。このため、工数が多くかかり、調整精
度は検査員の技量によるところとなっていた。
アナログ部であるフィルタ、サンプルホールド回路、Ａ
／Ｄ変換器にはオフセット誤差、ゲイン誤差が存在し、
これらを無視することはできない。１２ビット精度の場
合は、アナログ入力部のゲイン、オフセット調整は可変
抵抗を用いた回路になっており、プリント板検査時に調
整を行っていた。このため、工数が多くかかり、調整精
度は検査員の技量によるところとなっていた。
【００１３】１６ビットとなると、調整工程の煩雑さだ
けでなく、高精度化のためにこれらの個々の部品性能を
上げることは、価格面、部品供給面においてデメリット
となるので、標準的な部品を使用して、ディジタルフィ
ルタ処理でこのオフセット誤差、ゲイン誤差を自動的に
補正しようとする方式が有効である。この場合、補正定
数を得るために、調整工程で一度だけ既知の入力を全チ
ャンネルに入力し補正定数を得るような自動調整工程が
必要となる。
けでなく、高精度化のためにこれらの個々の部品性能を
上げることは、価格面、部品供給面においてデメリット
となるので、標準的な部品を使用して、ディジタルフィ
ルタ処理でこのオフセット誤差、ゲイン誤差を自動的に
補正しようとする方式が有効である。この場合、補正定
数を得るために、調整工程で一度だけ既知の入力を全チ
ャンネルに入力し補正定数を得るような自動調整工程が
必要となる。
【００１４】本発明は上記事情に鑑みてなされたもの
で、常時監視のＡ／Ｄ精度監視で、ダイナミックレンジ
の全域に亘りＡ／Ｄ変換器の直線性を保証する監視方式
を提供することを目的とする。
で、常時監視のＡ／Ｄ精度監視で、ダイナミックレンジ
の全域に亘りＡ／Ｄ変換器の直線性を保証する監視方式
を提供することを目的とする。
【００１５】本発明は、自動点検で、ダイナミックレン
ジの全域に亘りＡ／Ｄ変換器の直線性を保証する監視方
式を提供することを目的とする。
ジの全域に亘りＡ／Ｄ変換器の直線性を保証する監視方
式を提供することを目的とする。
【００１６】本発明は、将来予見される各種の次数の高
調波波形の入力が可能な監視方式を提供することを目的
とする。
調波波形の入力が可能な監視方式を提供することを目的
とする。
【００１７】また本発明は、補正定数を得るための調整
工程における既知の入力を容易に印加することが可能な
アナログ部の自動調整方式を提供することを目的とす
る。
工程における既知の入力を容易に印加することが可能な
アナログ部の自動調整方式を提供することを目的とす
る。
【００１８】
【課題を解決するための手段】本発明は、系統入力をア
ナログフィルタを介してＡ／Ｄ変換器に入力し、Ａ／Ｄ
変換値を用いて所要のリレー演算を行うディジタルリレ
ーにおいて、コンピュータ処理で任意の波形または電圧
値の監視用信号を生成するＤ／Ａ変換器を設け、このＤ
／Ａ変換器の出力電圧をマルチプレクサなどを介してＡ
／Ｄ変換器に入力し、所定範囲で増減させてＡ／Ｄ変換
精度をＡ／Ｄ変換器のダイナミックレンジ全域に亘って
監視するようにしたことを特徴とする。
ナログフィルタを介してＡ／Ｄ変換器に入力し、Ａ／Ｄ
変換値を用いて所要のリレー演算を行うディジタルリレ
ーにおいて、コンピュータ処理で任意の波形または電圧
値の監視用信号を生成するＤ／Ａ変換器を設け、このＤ
／Ａ変換器の出力電圧をマルチプレクサなどを介してＡ
／Ｄ変換器に入力し、所定範囲で増減させてＡ／Ｄ変換
精度をＡ／Ｄ変換器のダイナミックレンジ全域に亘って
監視するようにしたことを特徴とする。
【００１９】本発明は、系統入力をアナログフィルタを
介してＡ／Ｄ変換器に入力し、Ａ／Ｄ変換値を用いて所
要のリレー演算を行うディジタルリレーにおいて、コン
ピュータ処理で任意の波形または電圧値の監視用信号を
生成するＤ／Ａ変換器と、系統入力と監視入力を切り替
える入力選択回路とを設け、Ｄ／Ａ変換器の出力電圧を
所定範囲で増減させてＡ／Ｄ変換精度をＡ／Ｄ変換器の
ダイナミックレンジ全域に亘って監視するようにしたこ
とを特徴とする。
介してＡ／Ｄ変換器に入力し、Ａ／Ｄ変換値を用いて所
要のリレー演算を行うディジタルリレーにおいて、コン
ピュータ処理で任意の波形または電圧値の監視用信号を
生成するＤ／Ａ変換器と、系統入力と監視入力を切り替
える入力選択回路とを設け、Ｄ／Ａ変換器の出力電圧を
所定範囲で増減させてＡ／Ｄ変換精度をＡ／Ｄ変換器の
ダイナミックレンジ全域に亘って監視するようにしたこ
とを特徴とする。
【００２０】本発明は、系統入力をアナログフィルタを
介してＡ／Ｄ変換器に入力し、Ａ／Ｄ変換値を用いて所
要のリレー演算を行うディジタルリレーにおいて、コン
ピュータ処理で任意の波形または電圧値の監視用信号を
生成するＤ／Ａ変換器を設け、このＤ／Ａ変換器の出力
電圧をアナログフィルタの前段で系統入力にサンプリン
グ周期に同期して重畳し、常時監視をするようにしたこ
とを特徴とする。
介してＡ／Ｄ変換器に入力し、Ａ／Ｄ変換値を用いて所
要のリレー演算を行うディジタルリレーにおいて、コン
ピュータ処理で任意の波形または電圧値の監視用信号を
生成するＤ／Ａ変換器を設け、このＤ／Ａ変換器の出力
電圧をアナログフィルタの前段で系統入力にサンプリン
グ周期に同期して重畳し、常時監視をするようにしたこ
とを特徴とする。
【００２１】また本発明は、系統入力をアナログフィル
タを介してＡ／Ｄ変換器に入力し、Ａ／Ｄ変換値を用い
て所要のリレー演算を行うディジタルリレーにおいて、
ディジタルフィルタ処理でソフト演算によりオフセット
・ゲインの誤差補正を行う際、補正定数を求めるために
全チャンネルにＤ／Ａ変換器から既知の入力をコンピュ
ータ処理部の指令によって供給するようにしたことを特
徴とする。
タを介してＡ／Ｄ変換器に入力し、Ａ／Ｄ変換値を用い
て所要のリレー演算を行うディジタルリレーにおいて、
ディジタルフィルタ処理でソフト演算によりオフセット
・ゲインの誤差補正を行う際、補正定数を求めるために
全チャンネルにＤ／Ａ変換器から既知の入力をコンピュ
ータ処理部の指令によって供給するようにしたことを特
徴とする。
【００２２】
【発明の実施の形態】図１に本発明の実施形態１を示
す。図中、１はアナログフィルタ、２はサンプルホール
ド回路、３はマルチプレクサ、５はＡ／Ｄ変換器、６は
コンピュータ処理部、７はコンピュータ処理で任意の波
形または電圧値の信号を生成するＤ／Ａ変換器であり、
Ｄ／Ａ変換器７の出力を精度監視信号として前記マルチ
プレクサ３の１入力としている。Ｄ／Ａ変換器７は、監
視対象となるＡ／Ｄ変換器５の精度との関係から決定さ
れる。１６ビット精度のＡ／Ｄ変換器を精度良く監視し
ようとするならば１６ビットＤ／Ａ変換器を使用すれば
良いが、簡易的に１２ビットＤ／Ａ変換器を使用しても
２4／２16＝０．５％の精度となり、精度管理的には十
分である。
す。図中、１はアナログフィルタ、２はサンプルホール
ド回路、３はマルチプレクサ、５はＡ／Ｄ変換器、６は
コンピュータ処理部、７はコンピュータ処理で任意の波
形または電圧値の信号を生成するＤ／Ａ変換器であり、
Ｄ／Ａ変換器７の出力を精度監視信号として前記マルチ
プレクサ３の１入力としている。Ｄ／Ａ変換器７は、監
視対象となるＡ／Ｄ変換器５の精度との関係から決定さ
れる。１６ビット精度のＡ／Ｄ変換器を精度良く監視し
ようとするならば１６ビットＤ／Ａ変換器を使用すれば
良いが、簡易的に１２ビットＤ／Ａ変換器を使用しても
２4／２16＝０．５％の精度となり、精度管理的には十
分である。
【００２３】このようにマルチプレクサ３の１チャンネ
ルを監視用チャンネルとし、Ｄ／Ａ変換器７の出力端を
接続すると、（Ｎ＋１）チャンネル毎にコンピュータで
設定した直流の電圧値が入力される。これによって、Ａ
／Ｄ変換器５のダイナミックレンジ（例えば、−１０Ｖ
から１０Ｖ）の全ての任意の電圧レベルで精度の監視が
可能となる（図２参照）。
ルを監視用チャンネルとし、Ｄ／Ａ変換器７の出力端を
接続すると、（Ｎ＋１）チャンネル毎にコンピュータで
設定した直流の電圧値が入力される。これによって、Ａ
／Ｄ変換器５のダイナミックレンジ（例えば、−１０Ｖ
から１０Ｖ）の全ての任意の電圧レベルで精度の監視が
可能となる（図２参照）。
【００２４】また、サンプリングタイミング毎に−１０
Ｖから１０Ｖにかけてｎ等分に分割した電圧レベルＶ1
からＶn（Ｖ1＝１０ＶからＶn＝−１０Ｖ：＋、−のフ
ルスケール値）とすれば、図３に示すようにｎ等分の精
度でＡ／Ｄ変換器５の直線性を評価可能となる。
Ｖから１０Ｖにかけてｎ等分に分割した電圧レベルＶ1
からＶn（Ｖ1＝１０ＶからＶn＝−１０Ｖ：＋、−のフ
ルスケール値）とすれば、図３に示すようにｎ等分の精
度でＡ／Ｄ変換器５の直線性を評価可能となる。
【００２５】例えば、１６ビットＡ／Ｄ変換器の直線性
をビット重み単位の１６段階で評価するとすれば、１Ｌ
ＳＢ＝１０／３２７６７＝０．３ｍＶだから、１６ビッ
トＤ／Ａ変換器を使用し、図４に示す電圧レベルを発生
させて監視すれば、Ａ／Ｄ変換器５のビット重みがセッ
トされているか否かで直線性を評価できる。
をビット重み単位の１６段階で評価するとすれば、１Ｌ
ＳＢ＝１０／３２７６７＝０．３ｍＶだから、１６ビッ
トＤ／Ａ変換器を使用し、図４に示す電圧レベルを発生
させて監視すれば、Ａ／Ｄ変換器５のビット重みがセッ
トされているか否かで直線性を評価できる。
【００２６】なお、負極性についても同様に実施するこ
とが可能である。また、Ｄ／Ａ変換器を１２ビットで使
用しても、ビット４からＭＳＢにかけて実用的なダイナ
ミックレンジ全域の監視が可能である。
とが可能である。また、Ｄ／Ａ変換器を１２ビットで使
用しても、ビット４からＭＳＢにかけて実用的なダイナ
ミックレンジ全域の監視が可能である。
【００２７】１２ビットの直線性をチェックする場合の
フロー例を図５に示す。まず、監視用データをセットし
（ステップＳ１）、直線性チェックの要否を判断する
（Ｓ２）。チェック要（Ｙｅｓ）の時は直線性監視のル
ーチンを実行し（Ｓ３）、全ｂｉｔの終了を確認する
（Ｓ４）。Ｎｏの時はｂｉｔn更新を行う（Ｓ５）。直
線性監視時には、ｂｉｔnがｏｎか否かを判断する（Ｓ
６）。Ｙｅｓであればｂｉｔnのｏｎは正常であり（Ｓ
７）、Ｎｏであればｂｉｔnのｏｆｆ故障である（Ｓ
８）。ｏｎ正常の場合は、ｂｉｔn-1がｏｆｆか否かを
判断する（Ｓ９）。Ｙｅｓであればｂｉｔn-1のｏｆｆ
は正常であり（Ｓ１０）、Ｎｏであればｂｉｔn-1のｏ
ｎ故障である（Ｓ１１）。
フロー例を図５に示す。まず、監視用データをセットし
（ステップＳ１）、直線性チェックの要否を判断する
（Ｓ２）。チェック要（Ｙｅｓ）の時は直線性監視のル
ーチンを実行し（Ｓ３）、全ｂｉｔの終了を確認する
（Ｓ４）。Ｎｏの時はｂｉｔn更新を行う（Ｓ５）。直
線性監視時には、ｂｉｔnがｏｎか否かを判断する（Ｓ
６）。Ｙｅｓであればｂｉｔnのｏｎは正常であり（Ｓ
７）、Ｎｏであればｂｉｔnのｏｆｆ故障である（Ｓ
８）。ｏｎ正常の場合は、ｂｉｔn-1がｏｆｆか否かを
判断する（Ｓ９）。Ｙｅｓであればｂｉｔn-1のｏｆｆ
は正常であり（Ｓ１０）、Ｎｏであればｂｉｔn-1のｏ
ｎ故障である（Ｓ１１）。
【００２８】即ち、前述の電圧範囲にＤ／Ａ変換器７の
出力をセットすれば、マルチプレクサ３の監視チャンネ
ルから入力したＡ／Ｄ変換値は特定のｂｉｔnがｏｎと
なり、その下位ビットのｂｉｔn-1はｏｆｆとなるべき
であるから、ｂｉｔnのｏｆｆ故障、ｂｉｔn-1のｏｎ故
障の有無を全ビットについてチェックして直線性を評価
するようにしている。
出力をセットすれば、マルチプレクサ３の監視チャンネ
ルから入力したＡ／Ｄ変換値は特定のｂｉｔnがｏｎと
なり、その下位ビットのｂｉｔn-1はｏｆｆとなるべき
であるから、ｂｉｔnのｏｆｆ故障、ｂｉｔn-1のｏｎ故
障の有無を全ビットについてチェックして直線性を評価
するようにしている。
【００２９】上記例ではＡ／Ｄ変換器のビット単位のチ
ェックを示しているが、−１０Ｖから＋１０Ｖの間をｍ
等分してｙ＝ａｘ＋ｂの１次関数（直線性の真値ａ＝
１，ｂ＝０）との相関関係（ａ，ｂの許容値）から直線
性の良否を判定してもよい。実際の処理方法としては、
図６に示すように入力基本周波数の周期のｎ倍（例え
ば、１２倍、９６倍）のサンプリング周期ｔに同期し
て、監視チャンネルの監視用電圧を順次更新するように
Ｄ／Ａ変換器のデータを用意し、サンプリング周期毎に
監視チャンネルのＡ／Ｄ変換データをチェックする。
ェックを示しているが、−１０Ｖから＋１０Ｖの間をｍ
等分してｙ＝ａｘ＋ｂの１次関数（直線性の真値ａ＝
１，ｂ＝０）との相関関係（ａ，ｂの許容値）から直線
性の良否を判定してもよい。実際の処理方法としては、
図６に示すように入力基本周波数の周期のｎ倍（例え
ば、１２倍、９６倍）のサンプリング周期ｔに同期し
て、監視チャンネルの監視用電圧を順次更新するように
Ｄ／Ａ変換器のデータを用意し、サンプリング周期毎に
監視チャンネルのＡ／Ｄ変換データをチェックする。
【００３０】このような監視方式を採用することによ
り、Ａ／Ｄ変換器のビット単位の故障を検出することが
可能となり、Ａ／Ｄ変換器の直線性を保証できるように
なる。
り、Ａ／Ｄ変換器のビット単位の故障を検出することが
可能となり、Ａ／Ｄ変換器の直線性を保証できるように
なる。
【００３１】図７に本発明の実施形態２を示す。実施形
態２は、高調波重畳監視時に高調波次数を変更する場合
である。図中、１´は入力部に系統入力と監視信号を合
成するアナログ回路を有するアナログフィルタ、２はサ
ンプルホールド回路、３はマルチプレクサ、５はＡ／Ｄ
変換器、６はコンピュータ処理部、７はコンピュータ処
理で任意の波形または電圧値の信号を生成するＤ／Ａ変
換器であり、Ｄ／Ａ変換器７の出力を精度監視信号Ｄｎ
として前記アナログフィルタ１´に系統入力Ｉｎと共に
入力している。従って、マルチプレクサ３は全チャンネ
ルが計測用となる。また、コンピュータ処理部６には、
系統入力に重畳する高調波の監視用信号の波形パターン
の瞬時値をアナログ部のサンプリング周期に同期して自
動的にＤ／Ａ変換器７にセットできるようなＤＭＡ（Ｄ
ｉｒｅｃｔ Ｍｅｍｏｒｙ Ａｃｃｅｓｓ）方式のＲＡ
Ｍ（例えば、ＣＰＵ側から書き込み可能であり、Ｄ／Ａ
変換器側から読み出し可能な２ポートメモリなど）を装
備させている。
態２は、高調波重畳監視時に高調波次数を変更する場合
である。図中、１´は入力部に系統入力と監視信号を合
成するアナログ回路を有するアナログフィルタ、２はサ
ンプルホールド回路、３はマルチプレクサ、５はＡ／Ｄ
変換器、６はコンピュータ処理部、７はコンピュータ処
理で任意の波形または電圧値の信号を生成するＤ／Ａ変
換器であり、Ｄ／Ａ変換器７の出力を精度監視信号Ｄｎ
として前記アナログフィルタ１´に系統入力Ｉｎと共に
入力している。従って、マルチプレクサ３は全チャンネ
ルが計測用となる。また、コンピュータ処理部６には、
系統入力に重畳する高調波の監視用信号の波形パターン
の瞬時値をアナログ部のサンプリング周期に同期して自
動的にＤ／Ａ変換器７にセットできるようなＤＭＡ（Ｄ
ｉｒｅｃｔ Ｍｅｍｏｒｙ Ａｃｃｅｓｓ）方式のＲＡ
Ｍ（例えば、ＣＰＵ側から書き込み可能であり、Ｄ／Ａ
変換器側から読み出し可能な２ポートメモリなど）を装
備させている。
【００３２】このようにＤ／Ａ変換器７から任意の波形
の信号Ｄｎをフィルタ１´の前段に供給して交流入力Ｉ
ｎに重畳すれば、ソフトウェアによって重畳高調波次数
の変更が容易であり、あらゆる次数の高調波監視が可能
となる。つまり、アナログフィルタ１´とコンピュータ
処理部６のディジタルフィルタ処理により既知の波形デ
ータをキャンセルし、各チャンネルの透過性を保証可能
とする。
の信号Ｄｎをフィルタ１´の前段に供給して交流入力Ｉ
ｎに重畳すれば、ソフトウェアによって重畳高調波次数
の変更が容易であり、あらゆる次数の高調波監視が可能
となる。つまり、アナログフィルタ１´とコンピュータ
処理部６のディジタルフィルタ処理により既知の波形デ
ータをキャンセルし、各チャンネルの透過性を保証可能
とする。
【００３３】例えば、アナログフィルタ１´がローパス
フィルタである場合、基本波成分以下の周波数は減衰せ
ずに通過するので、基本波の１／２や１／ｎの周波数成
分をＤ／Ａ変換器７で生成し、それを重畳させれば、Ａ
／Ｄ変換器５にはその成分が加算された状態で入力され
る。この場合、印加データとローパスフィルタの位相遅
れが既知であるから、コンピュータ処理部６において基
本波の１／ｎの周波数の周期で既知の値を減算すれば、
系統入力のみとなる。つまり、入力にＤ／Ａ変換器７の
出力（低次周波数）を重畳させ（Ａｎ＝Ｉｎ＋Ｄｎ）、
コンピュータ処理部６でそれをキャンセルする（Ｉｎ´
＝Ａｎ´−Ｄｎ´）。但し、Ｉｎ´，Ａｎ´，Ｄｎ´は
Ｉｎ，Ａｎ，Ｄｎのフィルタの位相遅れを考慮した瞬時
値である。図８に各電圧の関係を示す。図中、Ａｎはｎ
時点のフィルタ後の瞬時値、Ｉｎはｎ時点の系統入力
値、Ｄｎはｎ時点のＤ／Ａ変換器７の出力（基本波以下
の周波数成分）の瞬時値である。
フィルタである場合、基本波成分以下の周波数は減衰せ
ずに通過するので、基本波の１／２や１／ｎの周波数成
分をＤ／Ａ変換器７で生成し、それを重畳させれば、Ａ
／Ｄ変換器５にはその成分が加算された状態で入力され
る。この場合、印加データとローパスフィルタの位相遅
れが既知であるから、コンピュータ処理部６において基
本波の１／ｎの周波数の周期で既知の値を減算すれば、
系統入力のみとなる。つまり、入力にＤ／Ａ変換器７の
出力（低次周波数）を重畳させ（Ａｎ＝Ｉｎ＋Ｄｎ）、
コンピュータ処理部６でそれをキャンセルする（Ｉｎ´
＝Ａｎ´−Ｄｎ´）。但し、Ｉｎ´，Ａｎ´，Ｄｎ´は
Ｉｎ，Ａｎ，Ｄｎのフィルタの位相遅れを考慮した瞬時
値である。図８に各電圧の関係を示す。図中、Ａｎはｎ
時点のフィルタ後の瞬時値、Ｉｎはｎ時点の系統入力
値、Ｄｎはｎ時点のＤ／Ａ変換器７の出力（基本波以下
の周波数成分）の瞬時値である。
【００３４】このような基本波より低周波数の信号を重
畳する方式では、系統に発生する高調波の影響を受けず
に処理が可能となる。
畳する方式では、系統に発生する高調波の影響を受けず
に処理が可能となる。
【００３５】図９に本発明の実施形態３を示す。実施形
態３は、アナログ部のＡ／Ｄ変換精度監視を点検時に入
力切り替えによって行う場合である。図中、１はアナロ
グフィルタ、２はサンプルホールド回路、３はマルチプ
レクサ、５はＡ／Ｄ変換器、６はコンピュータ処理部、
７はコンピュータ処理で任意の波形または電圧値の信号
を生成するＤ／Ａ変換器、８は前記アナログフィルタ１
の入力側に設けた入力選択回路であり、系統入力とＤ／
Ａ変換器７の出力（精度監視信号）を入力選択回路８の
入力とし、コンピュータ処理部６からの入力選択信号に
より点検時にＤ／Ａ変換器７側に切り替えるようにして
いる。入力選択回路８は、電子スイッチなどにより構成
する。
態３は、アナログ部のＡ／Ｄ変換精度監視を点検時に入
力切り替えによって行う場合である。図中、１はアナロ
グフィルタ、２はサンプルホールド回路、３はマルチプ
レクサ、５はＡ／Ｄ変換器、６はコンピュータ処理部、
７はコンピュータ処理で任意の波形または電圧値の信号
を生成するＤ／Ａ変換器、８は前記アナログフィルタ１
の入力側に設けた入力選択回路であり、系統入力とＤ／
Ａ変換器７の出力（精度監視信号）を入力選択回路８の
入力とし、コンピュータ処理部６からの入力選択信号に
より点検時にＤ／Ａ変換器７側に切り替えるようにして
いる。入力選択回路８は、電子スイッチなどにより構成
する。
【００３６】点検時にコンピュータ処理部６から入力選
択回路８に入力選択信号を与えて監視入力側（Ｄ／Ａ変
換器７側）に切り替える。監視入力は予め直線性を監視
できる電圧にセットしておき、コンピュータ処理部６で
直線性確認のための電圧レベルを順次変更する。例え
ば、−１０Ｖから＋１０Ｖまでを全チャンネル分チェッ
クする。このコンピュータ処理部６の監視例を図１０に
フローで示す。
択回路８に入力選択信号を与えて監視入力側（Ｄ／Ａ変
換器７側）に切り替える。監視入力は予め直線性を監視
できる電圧にセットしておき、コンピュータ処理部６で
直線性確認のための電圧レベルを順次変更する。例え
ば、−１０Ｖから＋１０Ｖまでを全チャンネル分チェッ
クする。このコンピュータ処理部６の監視例を図１０に
フローで示す。
【００３７】まず、点検の要否を判断し（Ｓ２１）、Ｙ
ｅｓであれば監視入力選択（Ｓ２２）、Ｎｏであれば入
力選択（Ｓ２３）とする。監視入力選択の処理の後、直
線性監視を実行する（Ｓ２４）。直線性監視時には、電
圧初期値セット（Ｓ２５）を行ってから、電圧チェック
（Ｓ２６）を開始する。チェック後に全電圧終了か否か
を判断し（Ｓ２７）、Ｎｏであれば電圧変更（Ｓ２８）
を行って電圧チェック（Ｓ２６）を実施する。電圧チェ
ック時には、該当チャンネルチェックを行い（Ｓ２
９）、全チャンネル終了か否かを判断する（Ｓ３０）。
Ｎｏであれば次チャンネルに変更し（Ｓ３１）、チャン
ネルチェック（Ｓ２９）を実施する。
ｅｓであれば監視入力選択（Ｓ２２）、Ｎｏであれば入
力選択（Ｓ２３）とする。監視入力選択の処理の後、直
線性監視を実行する（Ｓ２４）。直線性監視時には、電
圧初期値セット（Ｓ２５）を行ってから、電圧チェック
（Ｓ２６）を開始する。チェック後に全電圧終了か否か
を判断し（Ｓ２７）、Ｎｏであれば電圧変更（Ｓ２８）
を行って電圧チェック（Ｓ２６）を実施する。電圧チェ
ック時には、該当チャンネルチェックを行い（Ｓ２
９）、全チャンネル終了か否かを判断する（Ｓ３０）。
Ｎｏであれば次チャンネルに変更し（Ｓ３１）、チャン
ネルチェック（Ｓ２９）を実施する。
【００３８】なお、電圧チェックは、前述の実施形態１
のように行ってもよい。
のように行ってもよい。
【００３９】次に、アナログ部の誤差調整方式を実施形
態４として説明する。この説明にも実施形態３の回路構
成（図９のブロック図）を用いる。誤差調整時には、コ
ンピュータ処理部６からの入力選択信号で入力選択回路
８の入力切り替えを行い、ゲイン・オフセット誤差補正
用の定数を求めるために既知の入力を印加する。自動調
整時にはＤ／Ａ変換器７の出力に全チャンネルの入力を
切り替えて、全チャンネルに共通の入力を印加する。例
えば、全チャンネルに０Ｖを入力して全チャンネルのオ
フセット誤差補正値を求める。また、全チャンネルにフ
ルスケール近傍の値を入力してゲイン誤差補正値を求め
る。
態４として説明する。この説明にも実施形態３の回路構
成（図９のブロック図）を用いる。誤差調整時には、コ
ンピュータ処理部６からの入力選択信号で入力選択回路
８の入力切り替えを行い、ゲイン・オフセット誤差補正
用の定数を求めるために既知の入力を印加する。自動調
整時にはＤ／Ａ変換器７の出力に全チャンネルの入力を
切り替えて、全チャンネルに共通の入力を印加する。例
えば、全チャンネルに０Ｖを入力して全チャンネルのオ
フセット誤差補正値を求める。また、全チャンネルにフ
ルスケール近傍の値を入力してゲイン誤差補正値を求め
る。
【００４０】このように、コンピュータ処理部６で自動
的に入力をＤ／Ａ変換器出力に切り替え、オフセット、
ゲイン誤差を補正する値をソフト演算で求めるようにし
ており、そのフローを図１１に示す。
的に入力をＤ／Ａ変換器出力に切り替え、オフセット、
ゲイン誤差を補正する値をソフト演算で求めるようにし
ており、そのフローを図１１に示す。
【００４１】まず、自動調整か否か判断し（Ｓ４１）、
Ｙｅｓであれば自動調整（Ｓ４２）、Ｎｏであれば入力
切り替え（Ｓ４３）とする。自動調整時には、入力をＤ
／Ａ変換器出力に切り替え（Ｓ４４）、オフセットチェ
ック（Ｓ４５）、ゲインチェック（Ｓ４６）を順次実施
する。オフセットチェック時は、電圧０Ｖセット（Ｓ４
７）、該当チャンネルオフセット補正値算出（Ｓ４８）
の順に処理し、全チャンネル終了か否かを判断する（Ｓ
４９）。未終了（Ｎｏ）であれば次チャンネル変更を行
い（Ｓ５０）、補正値算出（Ｓ４８）を再度実施する。
ゲインチェック時は、電圧＋１０Ｖセット（Ｓ５１）、
該当チャンネルゲイン補正値算出（Ｓ５２）の順に処理
し、全チャンネル終了か否かを判断する（Ｓ５３）。未
終了（Ｎｏ）であれば次チャンネル変更を行い（Ｓ５
４）、補正値算出（Ｓ５２）を再度実施する。
Ｙｅｓであれば自動調整（Ｓ４２）、Ｎｏであれば入力
切り替え（Ｓ４３）とする。自動調整時には、入力をＤ
／Ａ変換器出力に切り替え（Ｓ４４）、オフセットチェ
ック（Ｓ４５）、ゲインチェック（Ｓ４６）を順次実施
する。オフセットチェック時は、電圧０Ｖセット（Ｓ４
７）、該当チャンネルオフセット補正値算出（Ｓ４８）
の順に処理し、全チャンネル終了か否かを判断する（Ｓ
４９）。未終了（Ｎｏ）であれば次チャンネル変更を行
い（Ｓ５０）、補正値算出（Ｓ４８）を再度実施する。
ゲインチェック時は、電圧＋１０Ｖセット（Ｓ５１）、
該当チャンネルゲイン補正値算出（Ｓ５２）の順に処理
し、全チャンネル終了か否かを判断する（Ｓ５３）。未
終了（Ｎｏ）であれば次チャンネル変更を行い（Ｓ５
４）、補正値算出（Ｓ５２）を再度実施する。
【００４２】ところで、Ａ／Ｄ変換値ｙと入力ｘの関係
は ｙ＝ｆ（ｘ） となる。ｆは入力値をＡ／Ｄ変換した直線性関数であ
り、ゲイン１、オフセット０の関数、つまり ｙ＝ａｘ＋ｂ （ａ＝１，ｂ＝０） となるものである。
は ｙ＝ｆ（ｘ） となる。ｆは入力値をＡ／Ｄ変換した直線性関数であ
り、ゲイン１、オフセット０の関数、つまり ｙ＝ａｘ＋ｂ （ａ＝１，ｂ＝０） となるものである。
【００４３】今、オフセットチェックで得られた０Ｖ入
力の瞬時値ｙ´は、オフセットｂとなる。即ち、ｘ´＝
０の時、ｙ´＝ｂとなる。
力の瞬時値ｙ´は、オフセットｂとなる。即ち、ｘ´＝
０の時、ｙ´＝ｂとなる。
【００４４】また、ゲインチェックで得られた１０Ｖ
（但し、オーバーフローしない任意の電圧でよい）のゲ
イン（傾き）ａは、ｘ´＝１０Ｖの時、ｙ´＝ａ（１０
Ｖ）＋ｂから ａ＝（ｙ´−ｂ）／（１０Ｖ） となる。
（但し、オーバーフローしない任意の電圧でよい）のゲ
イン（傾き）ａは、ｘ´＝１０Ｖの時、ｙ´＝ａ（１０
Ｖ）＋ｂから ａ＝（ｙ´−ｂ）／（１０Ｖ） となる。
【００４５】以上から、補正定数ｂ，ａをもって、常時
の入力瞬時値ｘに対し、ゲイン・オフセット補正後の真
値＝（入力瞬時値ｘ−オフセット値ｂ）／傾きａを処理
すると、誤差調整が行われる（図３参照）。
の入力瞬時値ｘに対し、ゲイン・オフセット補正後の真
値＝（入力瞬時値ｘ−オフセット値ｂ）／傾きａを処理
すると、誤差調整が行われる（図３参照）。
【００４６】
【発明の効果】以上のように本発明によれば、 (1) アナログ部のＡ／Ｄ変換精度監視（その１） ａ．所定の電圧範囲にＤ／Ａ変換器の出力をセットした
時、マルチプレクサの監視チャンネルから入力したＡ／
Ｄ変換値は特定のｂｉｔnがｏｎとなり、その下位ビッ
トのｂｉｔn-1はｏｆｆとなることから、Ａ／Ｄ変換器
のビット誤り（ｏｆｆ故障、ｏｎ故障）を検出可能であ
る、 ｂ．全ビットのチェックによりＡ／Ｄ変換器の直線性を
評価可能である、 (2) 高調波重畳監視の高調波次数の変更 ａ．コンピュータ処理で任意波形または電圧値の信号を
生成するＤ／Ａ変換器を搭載したので、将来予見される
各種の次数の高調波波形の監視信号を入力可能である、 ｂ．系統に発生する高調波の影響を受けない低周波数の
監視が可能である、 ｃ．重畳波形弁別機能に有用な任意の波形の監視信号を
発生できる、 (3) アナログ部のＡ／Ｄ変換精度監視（その２） ａ．自動点検で、チャンネル毎にダイナミックレンジの
全領域に亘るアナログ入力の直線性を保証する監視が可
能である、 (4) アナログ部の誤差調整方式 ａ．誤差をソフト補正するための基準量に、コンピュー
タ処理部で設定した既知のＤ／Ａ変換器出力を用い、こ
れを全チャンネルに共通に入力するため、補正定数を得
るための調整工程における既知の入力を容易に印加可能
であり、しかも補正の自動化も可能である、といった利
点がある。
時、マルチプレクサの監視チャンネルから入力したＡ／
Ｄ変換値は特定のｂｉｔnがｏｎとなり、その下位ビッ
トのｂｉｔn-1はｏｆｆとなることから、Ａ／Ｄ変換器
のビット誤り（ｏｆｆ故障、ｏｎ故障）を検出可能であ
る、 ｂ．全ビットのチェックによりＡ／Ｄ変換器の直線性を
評価可能である、 (2) 高調波重畳監視の高調波次数の変更 ａ．コンピュータ処理で任意波形または電圧値の信号を
生成するＤ／Ａ変換器を搭載したので、将来予見される
各種の次数の高調波波形の監視信号を入力可能である、 ｂ．系統に発生する高調波の影響を受けない低周波数の
監視が可能である、 ｃ．重畳波形弁別機能に有用な任意の波形の監視信号を
発生できる、 (3) アナログ部のＡ／Ｄ変換精度監視（その２） ａ．自動点検で、チャンネル毎にダイナミックレンジの
全領域に亘るアナログ入力の直線性を保証する監視が可
能である、 (4) アナログ部の誤差調整方式 ａ．誤差をソフト補正するための基準量に、コンピュー
タ処理部で設定した既知のＤ／Ａ変換器出力を用い、こ
れを全チャンネルに共通に入力するため、補正定数を得
るための調整工程における既知の入力を容易に印加可能
であり、しかも補正の自動化も可能である、といった利
点がある。
【図１】本発明の実施形態１を示すブロック図。
【図２】実施形態１におけるＤ／Ａ変換器出力によるＡ
／Ｄ変換精度監視状況を示す説明図。
／Ｄ変換精度監視状況を示す説明図。
【図３】実施形態１におけるＡ／Ｄ変換器の直線性評価
を説明するためのグラフ。
を説明するためのグラフ。
【図４】実施形態１におけるビット重みに対応する電圧
レベルでの直線性評価を示す説明図。
レベルでの直線性評価を示す説明図。
【図５】実施形態１において１２ビットの直線性をチェ
ックする場合のフロー図。
ックする場合のフロー図。
【図６】実施形態１における監視チャンネルの入力レベ
ルの変更例を示す波形図。
ルの変更例を示す波形図。
【図７】本発明の実施形態２を示すブロック図。
【図８】実施形態２の系統入力、監視入力及びその合成
波の関係を示す波形図。
波の関係を示す波形図。
【図９】本発明の実施形態３（実施形態４）を示すブロ
ック図。
ック図。
【図１０】実施形態３におけるコンピュータ処理部の監
視例を示すフロー図。
視例を示すフロー図。
【図１１】実施形態４における誤差補正動作のフロー
図。
図。
【図１２】ディジタルリレーのアナログ部監視方式の従
来例を示すブロック図。
来例を示すブロック図。
１，１´…アナログフィルタ ２…サンプルホールド回路 ３…マルチプレクサ ５…Ａ／Ｄ変換器 ６…コンピュータ処理部 ７…Ｄ／Ａ変換器 ８…入力選択回路
Claims (4)
- 【請求項１】 系統入力をアナログフィルタを介してＡ
／Ｄ変換器に入力し、Ａ／Ｄ変換値を用いて所要のリレ
ー演算を行うディジタルリレーにおいて、コンピュータ
処理で任意の波形または電圧値の監視用信号を生成する
Ｄ／Ａ変換器を設け、このＤ／Ａ変換器の出力電圧をマ
ルチプレクサなどを介してＡ／Ｄ変換器に入力し、所定
範囲で増減させてＡ／Ｄ変換精度をＡ／Ｄ変換器のダイ
ナミックレンジ全域に亘って監視するようにしたことを
特徴とするディジタルリレーのアナログ監視方式。 - 【請求項２】 系統入力をアナログフィルタを介してＡ
／Ｄ変換器に入力し、Ａ／Ｄ変換値を用いて所要のリレ
ー演算を行うディジタルリレーにおいて、コンピュータ
処理で任意の波形または電圧値の監視用信号を生成する
Ｄ／Ａ変換器と、系統入力と監視入力を切り替える入力
選択回路とを設け、Ｄ／Ａ変換器の出力電圧を所定範囲
で増減させてＡ／Ｄ変換精度をＡ／Ｄ変換器のダイナミ
ックレンジ全域に亘って監視するようにしたことを特徴
とするディジタルリレーのアナログ監視方式。 - 【請求項３】 系統入力をアナログフィルタを介してＡ
／Ｄ変換器に入力し、Ａ／Ｄ変換値を用いて所要のリレ
ー演算を行うディジタルリレーにおいて、コンピュータ
処理で任意の波形または電圧値の監視用信号を生成する
Ｄ／Ａ変換器を設け、このＤ／Ａ変換器の出力電圧をア
ナログフィルタの前段で系統入力にサンプリング周期に
同期して重畳するようにしたことを特徴とするディジタ
ルリレーのアナログ監視方式。 - 【請求項４】 系統入力をアナログフィルタを介してＡ
／Ｄ変換器に入力し、Ａ／Ｄ変換値を用いて所要のリレ
ー演算を行うディジタルリレーにおいて、ディジタルフ
ィルタ処理でソフト演算によりオフセット・ゲインの誤
差補正を行う際、補正定数を求めるために全チャンネル
にＤ／Ａ変換器から既知の入力をコンピュータ処理部の
指令によって供給するようにしたことを特徴とするディ
ジタルリレーの自動調整方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16397296A JP3674156B2 (ja) | 1996-06-25 | 1996-06-25 | ディジタルリレーのアナログ監視及び自動調整方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16397296A JP3674156B2 (ja) | 1996-06-25 | 1996-06-25 | ディジタルリレーのアナログ監視及び自動調整方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1014083A true JPH1014083A (ja) | 1998-01-16 |
| JP3674156B2 JP3674156B2 (ja) | 2005-07-20 |
Family
ID=15784324
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16397296A Expired - Fee Related JP3674156B2 (ja) | 1996-06-25 | 1996-06-25 | ディジタルリレーのアナログ監視及び自動調整方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3674156B2 (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008057460A (ja) * | 2006-08-31 | 2008-03-13 | Hitachi Ltd | エンジンコントロールユニット |
| JP2012021868A (ja) * | 2010-07-14 | 2012-02-02 | Yazaki Corp | 組電池の電圧検出装置 |
| JP2012222846A (ja) * | 2011-04-04 | 2012-11-12 | Hitachi Ltd | ディジタル保護制御装置 |
| JP2012228126A (ja) * | 2011-04-22 | 2012-11-15 | Hitachi Ltd | ディジタル形保護リレー装置 |
| CN103631690A (zh) * | 2013-11-21 | 2014-03-12 | 广东电网公司电力科学研究院 | 电力集抄设备rs485接口手持式测试仪及其测试方法 |
| CN104101789A (zh) * | 2013-04-03 | 2014-10-15 | 致茂电子(苏州)有限公司 | 自动测试设备的量测装置及方法 |
| CN104237583A (zh) * | 2014-09-04 | 2014-12-24 | 广州供电局有限公司 | 基于电压波动对继电器影响的防止继电器误动方法及电路 |
| CN104764942A (zh) * | 2014-01-02 | 2015-07-08 | 致茂电子股份有限公司 | 自动测试设备及其控制方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106680613A (zh) * | 2015-11-11 | 2017-05-17 | 中车大连电力牵引研发中心有限公司 | 轨道交通车辆辅助电源系统的电能质量检测方法及装置 |
-
1996
- 1996-06-25 JP JP16397296A patent/JP3674156B2/ja not_active Expired - Fee Related
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008057460A (ja) * | 2006-08-31 | 2008-03-13 | Hitachi Ltd | エンジンコントロールユニット |
| JP2012021868A (ja) * | 2010-07-14 | 2012-02-02 | Yazaki Corp | 組電池の電圧検出装置 |
| JP2012222846A (ja) * | 2011-04-04 | 2012-11-12 | Hitachi Ltd | ディジタル保護制御装置 |
| JP2012228126A (ja) * | 2011-04-22 | 2012-11-15 | Hitachi Ltd | ディジタル形保護リレー装置 |
| CN104101789A (zh) * | 2013-04-03 | 2014-10-15 | 致茂电子(苏州)有限公司 | 自动测试设备的量测装置及方法 |
| CN104101789B (zh) * | 2013-04-03 | 2017-04-05 | 致茂电子(苏州)有限公司 | 自动测试设备的量测装置及方法 |
| CN103631690A (zh) * | 2013-11-21 | 2014-03-12 | 广东电网公司电力科学研究院 | 电力集抄设备rs485接口手持式测试仪及其测试方法 |
| CN104764942A (zh) * | 2014-01-02 | 2015-07-08 | 致茂电子股份有限公司 | 自动测试设备及其控制方法 |
| CN104237583A (zh) * | 2014-09-04 | 2014-12-24 | 广州供电局有限公司 | 基于电压波动对继电器影响的防止继电器误动方法及电路 |
| CN104237583B (zh) * | 2014-09-04 | 2017-02-15 | 广州供电局有限公司 | 基于电压波动对继电器影响的防止继电器误动方法及电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3674156B2 (ja) | 2005-07-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE10331562A1 (de) | Verfahren und Vorrichtung zum Korrigieren einer Drehmelderausgabe | |
| JP3674156B2 (ja) | ディジタルリレーのアナログ監視及び自動調整方式 | |
| JPH0856160A (ja) | Ａｄコンバータの異常検出装置 | |
| JP4897582B2 (ja) | マルチトランスデューサ及びその制御方法 | |
| EP0430256B1 (en) | Method and equipment for cablibrating output levels of waveform analyzing apparatus | |
| JPH08293768A (ja) | コンパレータ回路 | |
| JP3884257B2 (ja) | 信号検出方法，その装置，計算機，コンピュータプログラム，記録媒体 | |
| JP3215722B2 (ja) | 計測波形判定方法 | |
| JP3628789B2 (ja) | 半導体テストシステムの自動校正装置 | |
| JP2912285B2 (ja) | アナログ・デジタル混在回路の過渡解析方法 | |
| JP2001144614A (ja) | Ｄ／ａ変換器の診断方法およびアナログ出力装置 | |
| JP3039931B2 (ja) | オフセット電圧を補償するために増幅器を補正する装置 | |
| JPH118557A (ja) | Ａ／ｄ変換器 | |
| JPH0514196A (ja) | 自己診断機能付入力回路 | |
| JP2624920B2 (ja) | 多現象オシロスコープの垂直増幅器校正装置 | |
| JP3114541B2 (ja) | アナログ・デイジタル変換回路の精度調整方式 | |
| JPH08265070A (ja) | アンプのゲイン自動補正装置およびゲイン自動補正方法 | |
| JP3690583B2 (ja) | 測定装置 | |
| RU2098877C1 (ru) | Устройство для лазерной подгонки резисторов | |
| JPH0234576Y2 (ja) | ||
| JP3235402B2 (ja) | ディジタル保護継電器 | |
| JPH10253795A (ja) | 核計装装置の出力調整回路 | |
| JPH0658389B2 (ja) | 点検監視方法 | |
| JPH06120825A (ja) | Ａ／ｄ変換回路および増幅回路の点検方法 | |
| JPH0637635A (ja) | アナログ入力部の誤差補正方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040601 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040716 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050405 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050418 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090513 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100513 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100513 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110513 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120513 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130513 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140513 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |