[go: nahoru, domu]

JPS63293653A - Memory multiplexing system - Google Patents

Memory multiplexing system

Info

Publication number
JPS63293653A
JPS63293653A JP62128115A JP12811587A JPS63293653A JP S63293653 A JPS63293653 A JP S63293653A JP 62128115 A JP62128115 A JP 62128115A JP 12811587 A JP12811587 A JP 12811587A JP S63293653 A JPS63293653 A JP S63293653A
Authority
JP
Japan
Prior art keywords
real
storage device
page
pages
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62128115A
Other languages
Japanese (ja)
Inventor
Toshiyuki Kinoshita
俊之 木下
Hisashi Katada
片田 久
Shihou Kuriyama
栗山 紫峰
Yasufumi Yoshizawa
吉澤 康文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP62128115A priority Critical patent/JPS63293653A/en
Publication of JPS63293653A publication Critical patent/JPS63293653A/en
Pending legal-status Critical Current

Links

Landscapes

  • Techniques For Improving Reliability Of Storages (AREA)
  • Debugging And Monitoring (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

PURPOSE:To reduce the cost for a memory multiplexing system by reading an auxiliary memory page if having the same contents as those of a real page into a real memory to continue the execution of an instruction of the real page when an error occurs while the instruction of the real page is executed. CONSTITUTION:A page table 240, an external page table 250 and a replacement bit 260 are used in addition to a real memory 210 and an auxiliary memory 220 in order to obtain a virtual memory 230 to which the logical reference is possible from a CPU 200. The table 240 shows the corresponding relation between both memories 210 and 220. The bit 260 shows the replacement of the real pages on the memory 210. Then, when a detector included in the CPU 200 detects the generation of a memory access fault at the time of executing the reference, the replacement and the instruction to the real pages, the pages of the memory 220 are read into the memory 210 in terms of the multiplexed pages with reference to both tables 240 and 250 and the bit 260.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は仮想記憶装置を有する計算機システムに係り、
一般のページ可能領域に加えて特に記憶装置の信頼性向
上に好適な共通領を含むページ不可能領域も安価な補助
記憶装置上に二重化する方式に関する。
[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to a computer system having a virtual storage device,
The present invention relates to a method for duplicating not only general pageable areas but also non-pageable areas including a common area particularly suitable for improving the reliability of storage devices on an inexpensive auxiliary storage device.

〔従来の技術〕[Conventional technology]

従来の計算機システムにおいては、記憶装置の信頼性を
保証するために、特開昭60−100253号に記載の
ように、障害検出して1ビツトのエラーは自動訂正し、
2ビツトのエラーはCPUに割込みで報告するものがあ
る。2ビツトエラーの検出時にはメモリのバックアップ
からの回復を試みるが。
In conventional computer systems, in order to guarantee the reliability of storage devices, failures are detected and 1-bit errors are automatically corrected, as described in Japanese Patent Laid-Open No. 60-100253.
Some 2-bit errors are reported to the CPU via an interrupt. When a 2-bit error is detected, an attempt is made to recover from memory backup.

システムプログラムの基本部の障害時にはシステムダラ
ンの可能性がある。このため特開昭60−100253
号記載のように、CPUと記憶装置の組合せを複数組用
意し1回復不可能な記憶障害発生時には、当該CPUと
記憶装置の組をシステムから切離し他系に切換える方式
がある。
When there is a failure in the basic part of the system program, there is a possibility of system failure. For this reason, JP-A-60-100253
As described in the above issue, there is a method in which a plurality of combinations of CPUs and storage devices are prepared, and when an unrecoverable storage failure occurs, the CPU and storage device combinations are separated from the system and switched to another system.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

上記従来技術では実記憶装置を同一構成の実記憶装置で
多重化するものである。一般に実記憶装置は補助記憶装
置より高価あり、これを多重に持つことは経済性の観点
から不利である。一方、仮想記憶方式では、実記憶装置
以外に補助記憶装置にもページを保持しているので、障
害により実記憶装置が使用不能になった場合には、補助
記憶装置のページを読込んで使用することができる。
In the above-mentioned conventional technology, real storage devices are multiplexed with real storage devices having the same configuration. Generally, real storage devices are more expensive than auxiliary storage devices, and having multiple storage devices is disadvantageous from an economic standpoint. On the other hand, with virtual storage, pages are held in auxiliary storage in addition to real storage, so if the real storage becomes unusable due to a failure, the pages in auxiliary storage can be read and used. be able to.

ところがこの方法においてもページ不可能領域はページ
ングの対象になっていないので補助記憶装置上にはデー
タは存在せず、二重化されないという問題がある。
However, even in this method, since the non-pageable area is not targeted for paging, there is no data on the auxiliary storage device, and there is a problem in that the data is not duplicated.

〔問題点を解決するための手段〕 上記問題点を解決するために1本発明は経済的な補助記
憶装置を用いて二重化し、信頼性を高める手段を提供す
る。その際、システムダウンにつながり得るシステムプ
ログラムの重要部分を含むページ不可能領域を二重化す
る手段が必要となる。
[Means for Solving the Problems] In order to solve the above-mentioned problems, the present invention provides a means for duplication using an economical auxiliary storage device to improve reliability. In this case, a means is required to duplicate the non-pageable area containing important parts of the system program that could lead to system failure.

これはページ不可能領域を周期的にページアウトして、
補助記憶装置上に二重化することにより達成される。
This periodically pages out unpageable areas and
This is achieved by duplicating it on an auxiliary storage device.

〔作用〕[Effect]

補助記憶装置上にデータが存在していても、主記憶装置
上で対応するページが更新されていれば。
Even if data exists on auxiliary storage, if the corresponding page has been updated on main storage.

補助記憶装置上のデータは二重化データとして使うこと
はできない。常に二重化データとするためには主記憶装
置上で更新が起きる度に補助記憶装置上の対応するペー
ジも更新する必要がある。しかし補助記憶装置の更新は
入出力動作を伴うため処理効率の低下が大きい、更に従
来ページングの対象となっていなかったページ不可能領
域も補助記憶装置上に二重化するので、より効率が低下
し得る。
Data on the auxiliary storage device cannot be used as duplex data. In order to always have duplicated data, it is necessary to update the corresponding page on the auxiliary storage every time an update occurs on the main storage. However, updating the auxiliary storage device involves input/output operations, resulting in a significant drop in processing efficiency.Furthermore, the non-pageable area, which was not traditionally subject to paging, is also duplicated on the auxiliary storage device, which can further reduce efficiency. .

そこで本発明では、実ページの更新毎に補助記憶ページ
も更新することはせずに、周期的にページアウト処理を
実行する方法を採用した。これにより完全な二重化は達
成されないが、効率の著しい低下も防止することができ
る。この両者は相反して作用するので、二重化の程度の
高めて信頼性を向上させることと、処理効率低下のトレ
ードオフを使用者が選択指定できることとした。
Therefore, the present invention adopts a method of periodically executing page-out processing without updating the auxiliary storage page every time the real page is updated. Although complete duplication is not achieved by this, a significant drop in efficiency can also be prevented. Since these two factors work in opposition to each other, it was decided that the user could select and specify the trade-off between increasing the degree of duplication to improve reliability and decreasing processing efficiency.

〔実施例〕〔Example〕

本発明の一実施例を第1図以下により説明する。 An embodiment of the present invention will be described with reference to FIG. 1 and subsequent figures.

第1図において100は中央処理袋W1(CPU)であ
り、101はメモリ障害検出装置、110は実記憶装置
、120は補助記憶装置である。 cpuが実記憶装置
を参照・更新・命令実行して動作中に、メモリアクセス
聞書が発生するとCPU内のメモリ障害検出装置がこれ
を検出し、割り込み(マシンチェック割込み)を発生さ
せる。補助記憶装置上に二重化されたページを利用して
、メモリ障害のエラー回復する処理は、このマシンチェ
ック割込みの延長で行なわれる。
In FIG. 1, 100 is a central processing unit W1 (CPU), 101 is a memory fault detection device, 110 is a real storage device, and 120 is an auxiliary storage device. When a memory access request occurs while the CPU is operating by referring to, updating, and executing commands on the real storage device, a memory fault detection device within the CPU detects this and generates an interrupt (machine check interrupt). Processing for recovering from a memory failure by using duplicated pages on the auxiliary storage device is performed as an extension of this machine check interrupt.

第2図はページングによる仮想記憶方式の概要を示して
いる。CPU200から論理的に参照できる仮想記憶装
置230を実現するために、物理的にデータを格納して
おく実記憶装rPt210と補助記憶装置220、並び
にその間の対応関係を示すページテーブル240.外部
ページテーブル250と実記憶装置上の実ページが更新
されたことを示す更新ビット260から成る。これらの
ページテーブルエントリ、外部ページテーブルエントリ
、更新ビットの情報から、その時点の仮想ページの内容
がどの記憶装置上に保持されているかを知ることができ
る。第1図の例では第0,5゜6、nは実記憶装置上に
も補助記憶装置上にも該ページが保持されており、かつ
更新ビットがオフなので実ページは補助記憶ページと同
一であり、二重化されている。第4ページは実記憶装置
上にも補助記憶装置上にもデータが保持されているが、
更新ビットがオンであるので両者は一致しておらず、該
ページは二重化されていない、また第1ページは現在実
記憶装置上で使用中であるが補助記憶装置上にデータが
ないので、これも二重化はされていない。第2,3ペー
ジは実記憶装置上にないので、メモリ障害は発生し得な
い、このようにページテーブル、外部ページテーブル、
更新ビットにより、補助記憶装置上にページが二重化さ
れているかを識別することができる。
FIG. 2 shows an overview of a virtual storage system using paging. In order to realize a virtual storage device 230 that can be logically referenced from the CPU 200, a real storage device rPt 210 that physically stores data, an auxiliary storage device 220, and a page table 240. It consists of an external page table 250 and an update bit 260 indicating that a real page on the real storage device has been updated. From information on these page table entries, external page table entries, and update bits, it is possible to know on which storage device the contents of the virtual page at that time are held. In the example in Figure 1, pages 0, 5, 6, and n are held on both the real storage device and the auxiliary storage device, and the update bit is off, so the real page is the same as the auxiliary storage page. Yes, it is duplicated. The fourth page holds data both on the real storage device and on the auxiliary storage device, but
Since the update bit is on, they do not match, and the page is not duplicated.Also, the first page is currently in use on the real storage device, but there is no data on the auxiliary storage device, so this It is also not duplicated. Since the second and third pages are not on the real storage device, memory failure cannot occur.In this way, the page table, external page table,
The update bit can identify whether a page is duplicated on the auxiliary storage device.

第3図にメモリ障害発生時にマシンチェック割込みハン
ドラが行なう処理を示す。上記の外部ページテーブルエ
ントリと更新ビットを判定して(ステップ301,30
2)補助記憶装置上にページが二重化されていなければ
、エラー回復は不能でありメモリアクセスエラーにする
。もし補助記憶装置にページが二重化されていれば、障
害実ページを仮想記憶装置から切り離してかつ使用禁止
を表示した後、メモリ障害を起こした命令を再実行する
。この再実行では当該仮想ページからページフォルトに
より新たに実ページが割付けられて命令実行が続行する
FIG. 3 shows the processing performed by the machine check interrupt handler when a memory failure occurs. Determine the above external page table entry and update bit (steps 301 and 30)
2) If the page is not duplicated on the auxiliary storage device, error recovery is impossible and a memory access error occurs. If the pages are duplicated in the auxiliary storage device, the faulty real page is separated from the virtual storage device and disabled for use, and then the instruction that caused the memory fault is re-executed. In this re-execution, a new real page is allocated from the virtual page due to a page fault, and instruction execution continues.

本発明では補助記憶装置による二重化をページ不可能領
域に対しても行なうため、ページ不可能領域も含めて周
期的にページアウトを行なう、第4図にこのページアウ
ト処理の手順を示す。ページアウトが必要なのは、実ペ
ージがあって仮想記憶ページがない場合と実ページも仮
想記憶ページもあるが更新ビットがオンで両者が一致し
ない場合(ステップ403,404)である。その際従
来はページアウト処理をページ不可能領域に対しては行
なわず、またページ可能領域をページアウト後は該実ペ
ージを使用可能としている0本発明におけるページアウ
ト処理では、ページ不可能領域もページアウトの対象と
し、かつページアウトしても該尖ページを使用可能とは
しないという処理が必要である。
In the present invention, since duplication by the auxiliary storage device is performed also for the non-pageable area, page-out is performed periodically including the non-pageable area. FIG. 4 shows the procedure of this page-out processing. Page out is necessary when there is a real page but no virtual memory page, and when there is a real page and a virtual memory page but the update bit is on and they do not match (steps 403, 404). In this case, conventionally, page-out processing is not performed on non-pageable areas, and the actual page is made usable after page-out of pageable areas. It is necessary to process a page to be paged out and to not make the cusp page usable even if the page is paged out.

〔発明の効果〕〔Effect of the invention〕

本発明によれば記憶装置の二重化を、安価に実現できる
。その際、二重化の先を補助記憶装置とし、かつページ
ングの機能を用いてこれを使用するので、新たに二重化
専用の記憶装置を設ける必要がなく効率的である。
According to the present invention, duplication of storage devices can be realized at low cost. At this time, since the auxiliary storage device is used as the destination for duplication and is used using the paging function, there is no need to newly provide a storage device exclusively for duplication, which is efficient.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明における二重化媒体である補助記憶装置
とメモリ障害検出装置の位置付けの説明図、第2図は仮
想記憶装置の概念図と補助記憶装置による二重化の説明
図、第3図はメモリ障害によるマシンチェック割込みハ
ンドラの処理の流れ図、第4図は補助記憶に二重化する
処理の流れ図である。 100・・・中央処理装置、101・・・メモリ障害検
出装置、110・・・実記憶装置、120・・・補助記
憶装置、200・・・中央処理装置、210・・・実記
憶装置。 211.221・・・補助記憶装置により二重化された
ページ、220・・・補助記憶装置、230・・・仮想
記憶装置、240・・・ページテーブルエントリ、25
0・・・外部ページテーブルエントリ、260・・・更
新ビット。
Fig. 1 is an explanatory diagram of the positioning of the auxiliary storage device and the memory failure detection device, which are duplexed media in the present invention, Fig. 2 is a conceptual diagram of the virtual storage device and an explanatory diagram of duplication using the auxiliary storage device, and Fig. 3 is the memory FIG. 4 is a flow chart of the process of the machine check interrupt handler due to a failure. FIG. 4 is a flow chart of the process of duplicating the data into auxiliary storage. 100...Central processing unit, 101...Memory fault detection device, 110...Real storage device, 120...Auxiliary storage device, 200...Central processing unit, 210...Real storage device. 211.221... Duplicated page by auxiliary storage device, 220... Auxiliary storage device, 230... Virtual storage device, 240... Page table entry, 25
0: External page table entry, 260: Update bit.

Claims (1)

【特許請求の範囲】 1、中央処理装置(CPU)から直接に参照可能な実記
憶装置と直接に参照が不可能な補助記憶装置から成り、
実記憶装置と補助記憶装置を固定長の領域(ページ)に
区切り、CPUの実行は実記憶装置上で行ない、実記憶
装置の不足時には使用中の実記憶装置のページ(実ペー
ジ)を使用可能とするために、既更新の実ページについ
ては補助記憶装置上に書き出してこれを退避してから使
用可能な実ページとする仮想記憶方式の記憶装置を有す
る計算機において、ある実ページへの参照・更新・命令
実行時にエラーが発生した際には、補助記憶装置上のペ
ージ(補助記憶ページ)で該実ページと内容が同一のも
のが存在する場合にはこれを実記憶装置上に読み込んで
この実ページを参照・更新・命令実行して計算機の動作
を継続することを特徴とするメモリ多重化方式。 2、補助記憶ページを有しない、実記憶装置上のページ
不可能なページのうち、既更新のものを周期的にページ
アウトすることを特徴とする特許請求の範囲第1項のメ
モリ多重化方式。
[Claims] 1. Consisting of a real storage device that can be directly referenced by a central processing unit (CPU) and an auxiliary storage device that cannot be directly referenced,
The real storage device and auxiliary storage device are divided into fixed-length areas (pages), the CPU executes on the real storage device, and when the real storage device is insufficient, the pages (real pages) of the real storage device in use can be used. In order to do this, in a computer with a virtual memory storage system, the updated real page is written to the auxiliary storage device and saved before it becomes a usable real page. When an error occurs during update/command execution, if there is a page on the auxiliary storage device (auxiliary storage page) with the same content as the real page, read it onto the real storage device and execute this page. A memory multiplexing method characterized by continuing computer operation by referencing, updating, and executing instructions on real pages. 2. The memory multiplexing method according to claim 1, which periodically pages out updated pages among non-pageable pages on the real storage device that do not have auxiliary storage pages. .
JP62128115A 1987-05-27 1987-05-27 Memory multiplexing system Pending JPS63293653A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62128115A JPS63293653A (en) 1987-05-27 1987-05-27 Memory multiplexing system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62128115A JPS63293653A (en) 1987-05-27 1987-05-27 Memory multiplexing system

Publications (1)

Publication Number Publication Date
JPS63293653A true JPS63293653A (en) 1988-11-30

Family

ID=14976749

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62128115A Pending JPS63293653A (en) 1987-05-27 1987-05-27 Memory multiplexing system

Country Status (1)

Country Link
JP (1) JPS63293653A (en)

Similar Documents

Publication Publication Date Title
US8381032B2 (en) System-directed checkpointing implementation using a hypervisor layer
JPH07117903B2 (en) Disaster recovery method
JPH04338849A (en) Excessive error correction method
US6591335B1 (en) Fault tolerant dual cache system
JP2003223287A (en) Storage device, backup method of the same, and program therefor
CN104798059A (en) Multiple computer system processing write data outside of checkpointing
JPS58121457A (en) Information processing device
JPS63293653A (en) Memory multiplexing system
JP2513060B2 (en) Failure recovery type computer
JPS6011950A (en) Memory system of double structure
JPH10312338A (en) Unit and method for memory control
JPH1031563A (en) Storage device
JP4146045B2 (en) Electronic computer
JPH10240620A (en) Computer system and check point image preservation method in the system
JPS59180897A (en) Double structure system of battery back-up memory
JPS5957351A (en) Data processing system
JPS58169662A (en) System operating system
JPS622339A (en) Rise processing method of processor
JPS60110047A (en) Error correction system
JPH05233466A (en) Fault recovery system of doubled auxiliary storage device
JPH1078884A (en) Method for restoring data using virtual storage
JPS608962A (en) Temporary fault detecting system of storage information
JPH04365145A (en) Memory fault processing method
JPS59231798A (en) Data processor
JPS63257047A (en) Information processor