JPH0437029A

JPH0437029A - 半導体装置の配線形成方法

Info

Publication number: JPH0437029A
Application number: JP14373390A
Authority: JP
Inventors: Shunsuke Inoue; 俊輔井上
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1990-05-31
Filing date: 1990-05-31
Publication date: 1992-02-07

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（産業上の利用分野〕本発明は各種電子機器に搭載されるメモリ光電変換装置
、信号処理装置等の半導体装置の微細な配線パターンを
形成するだめの半導体装置の配線形成方法に関するもの
である。

（従来の技術）従来、集積回路の配線パターンは、第１１図（Ａ）〜第
１１図（Ｃ）に示すとおり、導電性物質を絶縁膜全面に
堆積させた後フォトレジストをバターニングした後に、
不要な部分をパターニングされたレジストをマスクにエ
ツチングによって除去して所望の配線形状を得ていた。

第１１図（Ａ）において、１３０は半導体活性層、１３
１は下層Ａｌ．１３２は絶縁層（Ｓｉ０２又は５ｉ３Ｎ
４）、１３３は上層ＡＡ、１３４は反射防止膜、１３５
はレジスト、１３６はスルーホール直上のレジストの凹
部を示している。

この構造に至るには、下層Ａｌ１３１の配線パターン形
成後、絶縁膜１３２を全面に堆積したのち、スルーホー
ルを開口する。この後、例えばマグネトロンスパッタ法
により基板温度２５０℃でＡｎ又はＡｕ２−３ｔ等を全
面に約１μｍ堆積させる。更にバターニングのために露
光の際の反射防止膜１３４としてのポリイミドシランを
２０００人、通常のレジスト１３５を１μｍｔｉ布する
。ポリイミドシランはレジストが底部まで露光した後の
オーバー露光時間の間に、レジストだけの場合には吸収
されない光エネルギーを吸収し、自らも分解する。これ
により余分な光が本来露光されてほしくない部分に当た
ることによりその部分のレジストが分解してしまうこと
を防止する。こうすることでバターニングの精度が向上
するのである。エキシマ−光源（ＡｒＦ線、λ−１８６
ｎｍ）を使用した開口率ＮＡ＝０．４°のレンズを有す
る露光機等の露光機を用いて配線パターンを露光しレジ
スト及び反射膜を除去する。このの様子を第１１図（Ｂ
）に示す。この後ＲＩＥ法を用いて露光されたＡｕを異
方性エツチングにより除去した後、残りのレジスト及び
反射防止膜を除去すると所望の配線パターンか得られる
（第１１図（Ｃ））。

〔発明が解決しようとしている課題〕

しかしながら、こうした従来の配線形成方法には以下の
ような解決されるべき技術課題があった。

（１）配線材料が一般的に高反射率を有するため、露光
部の配線＋Ｊ料の表面で反射、散乱された光が、本来露
光されるへきでない箇所にまわりこみ、その箇所のレジ
ストを露光してしまっていた。そのため、マスクパター
ンに忠実なレジストのバターニングが困難であった。そ
のために配線材料の直上には反射防止膜を必要とするた
めレジストプロセスが′ａ雑になってしまっていた。

（２）配線材料の下地の凹凸か露光機の焦点深度より大
きい場合、レジストか充分に露光されず、忠実なレジス
トバターニングが困難であった。

以下、上記（２）の点について第１２図（Ａ）、第１２
図（Ｂ）を用いて説明する。

第１２図（Ａ）において、１４０は下層のＡ１配線、１
４１は層間絶縁層、１４２ａは全面に堆積された上層の
Ａｕ２，１４３はレジスト、１４４は反射防止膜、１４
５は露光用マスクの光透過部分、１４６ａ、１４６ｂは
ともに露光用マスクの光不透過部分、１４７はレンズに
より集光された光である。第１２図（Ｂ）の１４２ｂは
正しくバターニングされた上層Ａｊ２．１４２ｃは正し
くバターニングされていない上層ＡＩ！、である。

第１２図（Ａ）は下地の段差などによりウニ八表面上に
激しい凹凸が存在する場合での露光の様子を示している
。エツチングすべきレジストの底部間の段差がＤである
とし、パターン１４６ａの直下のレジストに露光の焦点
を合わせる。このときＤ≧λ／ＮＡ２　（λ：露光波長
、ＮＡ：レンズの開口数）であると、１４６ｂの直下の
レジストには露光すべき光がうまく合焦しなくなる。上
式で右辺の値は焦点深度と呼はれる露光機で決まる定数
であり、例えばλ／ＮＡ２の代表的な値として１２μｍ
とすると、Ｄ≧１．２μｍの場合、１４６ｂ直下のレジ
スト及び反射防止膜は１４６ｂのパターンどおりにはエ
ツチングされず、第１２図（Ａ）のようにレジストの露
光残りを生しる。この残りは光が合焦していないために
生しるのであるから、露光時間を長めに設定しても良く
はならない。第１２図（Ａ）に示す露光の工程の後、Ａ
ｕ２．配線をエツチングすると、第１２図（Ｂ）のよう
にレジストかパターン通りに露光されない部分１４２Ｃ
てＬｉｌ　１４２　ｄのようなＡｆｌに°゛ダレを生じ
てしまう。このため、隣接するＡｆｌ配線とショート不
良をおこしやすくなる。

一方、最新のＬＳＩプロセスでは横方向のサイズ縮小の
割には、縦方向か縮小されておらず、最終の配線工程時
に表面に１μｍ以上の段差を生していることは頻繁にあ
る。更に悪いことに、微細化に対応するために露光波長
λを小さくし、開口数ＮＡを大きくしようとすると焦点
深度はどんとん小さくなってしまう。

以上の説明かられかるように凹凸の激しい段差上への微
細な配線パターンの形成方法は、装置の解像力向上に十
分対応することができないのである。

（課題を解決するための手段（及び作用）〕本発明の半
導体装置の配線形成方法は、絶縁膜上に絶縁膜を有する
半導体装置の配線形成方法において、前記絶縁股上の配
線を形成すべき部分に高エネルギービームを選択的に照
射し、導電性金属物質を堆積させるための堆積処理を施
し、前記照射部分に選択的に導電性金属物質を堆積させ
る工程を含むことを特徴とする。

［作用］本発明によれは、絶縁膜を有する基板上に例えば、α線
、β線、γ線、イオンビームまたは、電子ビーム等の高
エネルギービームを所望の箇所に選択的照射することに
より、高エネルギービーム照射を受けた絶縁膜に堆積処
理を施し、上記の照射部分に金属物質を選択的に堆積す
ることにより、レジストプロセス不要で、かつ、例え凹
凸の激しい基板上であっても微細な配線パターンを形成
することが可能となる。

〔実施例〕

〈実施態様〉本発明は、例えば、第１図に示すような電子ビーム露光
装置等の高エネルギービーム照射手段により第２図に示
すように選択的に絶縁層上およびスルホール上に高エネ
ルギービームを照射した後、選択気相堆積法により高エ
ネルギービーム照射をおこなフた部分のみに選択的に導
電性金属物質を堆積させることにより、レジストプロセ
スのない配線の形成法を提供するものである。

この形成方法に適切な堆積方法とは後述するアルキルア
ルミニウムバイトライトと水素とを利用したＣＶＤ法で
ある。

この方法では電子供与性表面との反応により良質のＡｌ
２またはＡＩを主成分とする金属を堆積させることがで
きる。この方法は電子供与性表面上に導電性金属物質が
堆積する非常に良好な選択性を示す。従って該方法を用
いれば電子供与性表面を有するコンタクトホール内に選
択的に金属物質を埋め込んだ後、非電子供与性表面であ
る絶縁膜の所望の部分をエネルギービーム照射で表面改
質することにより電子供与性表面部を形成することがで
きる。このようにして配線パターン状に電子供与性表面
か形成されれば再び上記ＣＶＤ法により選択性良く金属
を堆積できるのである。そしてまたこの工程を縁り返せ
ば３層以上の多層配線構造を得ることができる。こうし
て形成された金属膜は後述するように配線材料として優
れた特性を示す。

電子供与性の材料とは基体中に自由電子が存在している
か、もしくは自由電子を意図的に生成せしめたかしたも
ので、基体表面上に付着した原料ガス分子との電子授受
により化学反応が促進される表面を有する材料をいう。

例えば一般に金属や半導体がこれに相当する。また、金
属もしくは半導体表面に薄い酸化膜が存在しているもの
も基体表面と付着原料分子間で電子授受により化学反応
が生じ得るため、本発明の電子供与性材料に含まれる。

また、同様に表面か絶縁性の材料で形成されている場合
であっても、例えば、α線、β線、γ線、イオンビーム
または、電子ビーム等の高エネルギービームを照射する
ことにより、高エネルギービーム照射を受けた絶縁膜表
面の物理的構造または、化学的な結合状態を変化させて
基体表面と付着原料分子間で電子授受により化学反応が
生し得るようにしたものも本発明の電子供与性材料に含
まれる。

電子供与性材料の具体例としては、例えば、ＩＩＩ族元
素としてのＧａ、Ｉｎ、Ａｌ１等とＶ族元素としてのＰ
、Ａｓ、Ｎ等とを組み合わせて成る二元系もしくは三元
系もしくはそれ以上の多元系のＩＩＩ　−Ｖ族化合物半
導体、または、単結晶シリコン、非晶質シリコンなどの
半導体材料。あるいは以下に示す金属、合金、シソサイ
ト等であり、例えば、タングステン、モリブデン、タン
タル、銅、チタン、アルミニウム、チタンアルミニウム
、チタンナイトライド、アルミニウムシリコン銅、アル
ミニウムパラジウム、タングステンシリサイド、チタン
シリサイド、アルミニウムシリサイド、モリブデンシリ
サイド、タンタルシリサイド等が挙げられる。

更に、絶縁性の材料の例としては高エネルギービーム照
射を受は化学的に活性な表面を有する酸化シリコンや窒
化シリコン等が挙げられる。

これに対して、Ａｌ１あるいは、Ａｌ１−３ｉが選択的
に堆積しない表面を形成する材料、即ち非電子供与性材
料としては、熱酸化、ＣＶＤ等により形成された酸化シ
リコン、ＢＳＧ、ＰＳＧ、ＢＰＳＧ等のガラスまたは酸
化膜、熱窒化膜や、プラズマＣＶＤ法、減圧ＣＶＤ法、
ＥＣＲ−ＣＶＤ法などにより形成されたシリコン窒化膜
等の表面で電子授受を起こし難く、安定な表面を有する
絶縁性の材料が挙げられる。

次に上述したＣＶＤ法について詳しく説明する。

ここでは該ＣＶＤ法によりコンタクトホール内を埋め込
んだ後、周知のスパッタ法により絶縁性膜全面に金属を
堆積させこれをバターニングする例を示しているが、本
発明ではこのスパッタリング法及びパターニングによる
絶縁膜上の配線の形成方法を改良しより一層優れた配線
の形成方法を提供するものである。

従って、次の部分の説明はあくまで該ＣＶＤ法により堆
積する膜が優れた特性を持っているかということと、半
導体装置の配線を形成するための方法としていかに優れ
たものであるかの理解に役立つであろう。

（成膜方法）本発明による電極の形成に好適な成膜方法について以下
に説明する。

この方法は、上述した構成の電極を形成する為にコンタ
クトホールへ導電材料を埋め込むのに通した成膜方法で
ある。

本発明に好適な成膜方法とは、アルキルアルミニウムハ
イドライドのガスと水素ガスとを用いて、電子供与性の
基体上に表面反応により堆積膜を形成するものである（
以下Ａｌ−ＣＶＤ法と称する）。特に、原料ガスとして
モノメチルアルミニウムハイドライド（ＭＭＡＨ）また
はジメチルアルミニウムハイドライド（ＤＭＡＨ）を用
い、反応ガスとしてＨ２ガスを用い、これらの混合ガス
の下で基体表面を加熱すれば良質のＡｊ２１１ｉを堆積
することか出来る。ここで、Ａｎ選択堆積の際には直接
加熱または間接加熱により基体の表面温度をアルキルア
ルミニウムハイドライドの分解温度以上４５０℃未満に
保持することが好ましく、より好ましくは２６０℃以上
４４０ｔ：以下がよい。

基体を上記温度範囲になるべく加熱する方法としては直
接加熱と間接加熱とがあるが、特に直接加熱により基体
を上記温度に保持すれば高堆積速度で良質のＡｎ膜を形
成することができる。例えば、へρ膜形成時の基体表面
温度をより好ましい温度範囲である２６０’Ｃ〜４４０
ｔ、とじた時、３０００人〜５０００人／分という抵抗
加熱の場合よりも高い堆積速度で良質な膜が得られるの
である。このような直接加熱（加熱手段からのエネルギ
ーか直接基体に伝達されて基体自体を加熱する）の方法
としては、例えば、ハロゲンランプ、キセノンランプ等
によるランプ加熱があげられる。また、間接加熱の方法
としては抵抗加熱があり、堆積膜を形成すべき基体を支
持するための堆積膜形成用の空間に配設された基体支持
部材に設けられた発熱体等を用いて行うことか出来る。

この方法により電子供与性の表面部分と非電子供与性の
表面部分とが共存する基体にＣＶＤ法を適用すれは電子
供与性の基体表面部分にのみ良好な選択性のもとにＡｌ
２の単結晶か形成される。この八では電極／配線材料と
して望まれるあらゆる特性に優ねたものとなる。即ち、
ヒルロックの発生確率の低減、アロイスパイク発生確率
の低減が達成されるのである。

これは、電子供与性の表面としての半導体や導電体から
なる表面上に良質のＡｌ１を選択的に形成でき、且つそ
のＡｌ１が結晶性に優れているが故に下地のシリコン等
との共晶反応によるアロイスパイクの形成等がほとんど
みられないか極めて麦ないものと考えらる。そして、半
導体装置の電極として採用した場合には従来考えられて
きたＡｌｌ電極の概念を越えた従来技術では予想だにし
なかった効果が得られるのである。

以上のように電子供与性の表面例えば絶縁膜に形成され
半導体基体表面が露出した開孔内に堆積されたＡＡは単
結晶構造となることを説明したが、この＾１−ＣＶＤ法
によれば以下のようなＡＩ２を主成分とする金属膜をも
選択的に堆積でき、その膜質も優れた特性を示すのであ
る。

たとえば、アルキルアルミニウムハイドライドのガスと
水素とに加えてＳｉＨ４，Ｓｉ２　Ｈａ、Ｓｆ３　Ｈａ、５ｉ（ＣＨｓ
）ａ、５ｉＣＩ１４．ＳｉＨ２Ｃｌ１ｚ、５ｉＨＣｊ２
３等のＳｉ原子を含むガスや、ＴｉＣｌ１．　、　Ｔｉ
Ｂｒ４．　Ｔｉ　（ＣＨ３）ａ等のＴ１原子を含むガス
や、ビスアセチルアセトナト銅Ｃｕ　（Ｃ５Ｈ７０２）　２
、ビスジピバロイルメタナイト銅Ｃｕ（Ｃｚ）ｌ＋９０
２）２．　ビスヘキサフルオロアセチルアセトナト銅Ｃ
υ（Ｃ５ＨＦ６０２）　２等のＣｕ原子を含むガスを適宜組み合わせて導入して混合ガス雰囲気として、例
えばＡＩＬ−３ｉ％Ａ１１−Ｔｉ、　ＡＩ２−Ｃｕ、Ａ
ｌ１−３ｉ−Ｔｉ、Ａｎ−Ｓｉ−Ｃｕ等の導電材料を選
択的に堆積させて電極を形成してもよい。

また、上記＾１−ＣＶＤ法は、選択性に優れた成膜方法
であり且堆積した膜の表面性が良好であるために、次の
堆積工程に非選択性の成膜方法を適用して、上述の選択
堆積したＡｊ２＠および絶縁膜としてのＳ　ｉ　Ｏ２等
の上にもＡＩ２又はＡｆｌを主成分とする金属膜を形成
することにより、半導体装置の配線として汎用性の高い
好適な金属膜を得ることができる。

このような金属膜とは、具体的には以下のとおりである
。選択堆積したＡＩ、Ａｌ１−５ｉ、Ａ１１−Ｔｉ、Ａ
ＬＬ−Ｃｕ、Ａｌ１−５ｉ−Ｔｉ、ＡＩ２−３ｔ−Ｃｕ
と非選択的に堆積したＡ１、Ａ１１−３ｉ、Ａｆｌ−Ｔ
ｉ、ＡＩ２−Ｃｕ、Ａｌ１−５ｔ−Ｔ　ｉ、ＡＪｌ−３
１−Ｃｕとの組み合わせ等である。

非選択体積のための成膜方法としては上述したＡＩ−Ｃ
ＶＤ法以外のＣＶＤ法やスパッタリング法等がある。

（成膜装置）次に、本発明による電極を形成するに好適な成膜装置に
ついて説明する。

第６図乃至第９図に上述した成膜方法を適用するに好適
な金属膜連続形成装置を模式的に示す。

この金属膜連続形成装置は、第６図に示すように、ゲー
トバルブ３１０ａ〜３１０ｆによって互いに外気遮断下
で連通可能に連接されているロードロック！３１　ｊ　
、第１の成膜室としてのＣＶＤ反応室３１２、Ｒｆエツ
チング室３１３、第２の成膜室としてのスパッタ室３１
４、ロードロック室３】５とから構成されており、各室
はそれぞれ排気系３１６ａ〜３１６ｅによって排気され
減圧可能に構成されている。ここで前記ロードロック室
３１】は、スルーブツト性を向上させるために堆積処理
前の基体雰囲気を排気後にＨ３雰囲気に置き換える為の
室である。次のＣＶＤ反応室３１２は基体上に常圧また
は減圧下で上述したＡＩ−ＣＶＤ法による選択堆積を行
う室であり、成膜すべき基体表面を少なくとも２００℃
〜４５０℃の範囲で加熱可能な発熱抵抗体３１７を有す
る基体ホルダ３１８が内部に設けられるとともに、ＣＶ
Ｄ用原料ガス導入ライン３】９によって室内にバブラー
３１９−１で水素によりバブリングされ気化されたアル
キルアルミニウムハイドライド等の原料ガスが導入され
、またガスライン３１９°より反応ガスとしての水素ガ
スか導入されるように構成されている。次のＲｆエツチ
ング室３１３は選択堆積後の基体表面のクリーニング（
エツチング）をＡｒτ囲気下で行う為の室であり、内部
には基体を少なくとも１００℃〜２５０℃の範囲で加熱
可能な基体ホルダ３２０とＲｆエツチング用電極ライン
３２１とが設けられるとともに、Ａｒカス供給ライン３
２２が接続されている。次のスパッタ室３１４は基体表
面にＡｒ雰囲気下でスパッタリングにより金属膜を非選
択的に堆積する室であり内部に少なくとも２００℃〜２
５０℃の範囲で加熱される基体ホルダ３２３とスパッタ
ターゲツト材３２４ａを取りつけるターゲット電極３２
４とが設けられるとともに、Ａｒガス供給ライン３２５
が接続されている。最後のロードロック室３１５は金属
膜堆積完了後の基体を外気中に出す前の調整室であり、
雰囲気をＮ２に置換するように構成されている。

第７図は上述した成膜方法を適用するに好適な金属膜連
続形成装置の他の構成例を示しており、前述のと同じ部
分については同一符号とする。第７図の装置かの装置と
異なる点は、直接加熱手段としてハロゲンランプ３３０
が設けられており基体表面を直接加熱出来る点であり、
そのために、基体ホルダ３１２には基体を浮かした状態
で保持するツメ３３１が配設されていることである。

このよう構成により基体表面を直接加熱することで前述
した様に堆積速度をより一層向上させることが可能であ
る。

上記構成の金属膜連続形成装置は、実際的には、第８図
に示すように、搬送室３２６を中継室として前記ロード
ロック室３１１、ＣＶＤ反応室３１２、Ｒｆエツチング
室３１３、スパッタ室３１４、ロードロック室３１５が
相互に連結された構造のものと実質的に等価である。こ
の構成ではロードロック室３１１はロードロック室３１
５を兼ねている。前記搬送室３２６には、第８図に示す
ように、ＡＡ力方向正逆回転可能かつＢＢ方向に伸縮可
能な搬送手段としてのアーム３２７が設けられており、
このアーム３２７によって、第９図中に矢印て示すよう
に、基体を工程に従って順次ロードロック室３１１から
ＣＶＤ室３１２、Ｒｆエツチング室３１３、スパッタ室
３１４、ロードロツタ室３１５へと、外気にさらＴこと
なく連続的に移動させることができるようになっている
。

（成膜手順）本発明による電極および配線を形成する為の成膜手順に
ついて説明する。

第１０図は本発明による電極および配線を形成する為の
成膜手順を説明する為の模式的斜視図である。

始めに概略を説明する。絶縁膜に開孔の形成された半導
体基体を用意し、この基体を成膜室に配しその表面を例
えは２６０℃〜４５０℃に保持して、アルキルアルミニ
ウムハイドライドとしてＤＭＡＨのガスと水素ガスとの
混合雰囲気での熱ＣＶＤ法により開孔内の半導体が露出
した部分に選択的に八ρを堆積させる。もちろん前述し
たようにＳｉ原子等を含むガスを導入してＡρ−Ｓｉ等
のＡｕ２を主成分とする金属膜を選択的に堆積させても
よい。次にスパッタリング法により選択的に堆積したＡ
ｕ２および絶縁膜上にＡｕ２又はＡｎを主成分とする金
属膜を非選択的に形成する。その後、所望の配線形状に
非選択的に堆積した金属膜をバターニングすれば電極お
よび配線を形成することが出来る。

次に、第７図及び第１０図を参照しながら具体的に説明
するまず基体の用意をする。基体としては、例えば単結
晶Ｓｉウェハ土に各口径の開孔の設けられた絶縁膜が形
成されたものを用意する。

第１０図（Ａ）はこの基体の一部分を示す模式図である
。ここで、４０１は伝導性基体としての単結晶シリコン
基体、４０２は絶縁膜（層）としての熱酸化シリコン膜
である。４０３および４０４は開孔（露出部）であり、
それぞれ口径か異なる。

基体上への第１配線層としての電極となるＡｕ成膜の手
順は第７図をもってすれば次の通りである。

まず、上述した基体をロードロック室３１１に配置する
。このロードロック室３１１に前記したように水素を導
入して水素雰囲気としでおく。そして、排気系３１６ｂ
により反応室３１２内をほぼ１ｘｌＯ”’Ｔｏｒｒに排
気する。ただし反応室３１２内の真空度は１ｘｌＯ−８
Ｔｏｒｒより悪くてもＡ、、１２は成膜出来る。

そして、ガスライン３１９からバブリングされたＤＭＡ
Ｈのガスを供給する。ＤＭＡＨラインのキャリアガスに
はＮ２を用いる。

第２のガスライン３１９゛は反応ガスとしてのＮ３用で
あり、この第２のガスライン３１９°からＮ７を流し、
不図示のスローリークバルブの開度を調整して反応室３
１２内の圧力を所定の値にする。この場合の典型的圧力
は略々１．５Ｔｏｒｒがよい。ＤＭＡＨラインよりＤＭ
ＡＨを反応管内へ導入する。全圧を略々１．５Ｔｏｒｒ
、ＤＭＡ８分圧を略々５．０ＸＩＯ−’ＴＯｒｒとする
。

その後ハロゲンランプ３３０に通電しウェハを直接加熱
する。このようにしてＡ１を選択的に堆積させる。

所定の堆積時間が経過した後、ＤＭＡＨの供給を一端停
止する。この過程で堆積されるＡで膜の所定の堆積時間
とは、Ｓｉ（単結晶シリコン基体１）上のＡｌｌ＠の厚
さが、５ｉ０２（熱酸化シリコン＠２）の膜厚と等しく
なるまでの時間であり、実験によりあらかじめ求めるこ
とが出来る。

このと艶の直接加熱による基体表面の温度は２７０℃程
度とする。ここまでの工程によれば第１０図（Ｂ）に示
すように開孔内に選択的にＡｆ１＠４０５が堆積するの
である。

以上をコンタクトホール内に電極を形成する為の第１成
膜工程と称する。

上記第１成膜工程後、ＣＶＤ反応室３１２を排気系３１
６ｂにより５ｘｌＯ−’Ｔｏｒｒ以下の真空度に到達す
るまで排気する。同時に、Ｒｆエツチング室３１３を５
Ｘ１０−６Ｔｏｒｒ以下に排気する。両室が上記真空度
に到達したことを確認した後、ゲートバルブ３１０Ｃが
開き、基体を搬送手段によりＣＶＤ反応室３１２からＲ
ｆエツチング室３１３へ移動し、ゲートバルブ３１０Ｃ
を閉じる。基体をＲｆエツチング室３１３に搬送し、排
気系３】６ＣによりＲｆエツチング室３１３を１．０−
６Ｔｏｒｒ以下の真空度に達するまで排気する。その後
Ｒｆｆエツチングアルゴン供給ライン３２２によりアル
ゴンを供給し、Ｒｆエツチング室３１３を１０−’　〜
１０−３丁ｏｒｒのアルゴン雰囲気に保つ。Ｒｆｆエツ
チング基体ホルタ−３２０を２００℃程に保ち、Ｒｆエ
ツチング用電電１３２１１００ＷのＲｆパワーを６０秒
開栓併給し、Ｒｆエツチング室３１３内でアルゴンの放
電を生起させる。このようにすれば、基体の表面をアル
ゴンイオンによりエツチングし、ＣＶＤ１積膜の不要な
表面層をとり除くことができる。この場合のエツチング
深さは酸化物相当で約１００金属度とする。なお、ここ
では、Ｒｆエツチング室でＣＶＤ堆積膜の表面エツチン
グを行ったが、真空中を搬送される基体のＣＶＤ＠の表
面層は大気中の酸素等を含んでいないため、Ｒｆｆエツ
チング行わなくてもかなわない。その場合、Ｒｆエツチ
ング室３１３は、ＣＶＤ反応室１２とスパッタ室３１４
の温度差が大きく異なる場合、温度変化を短時間で行な
うための温度変更室として機能する。

Ｒｆエツチング室３１３において、Ｒｆｆエツチング終
了した後、アルゴンの流入を停止し、Ｒｆエツチング室
３１３内のアルゴンを排気する。

Ｒｆエツチング室３１３を５Ｘ１０−６Ｔｏｒｒまで排
気し、かつスパッタ室３１４を５ｘｉｏ−’Ｔｏｒｒ以
下に排気した後、ケートバルブ３１０ｄを開く。その後
、基体を搬送手段を用いてＲｆエツチング室３１３から
スパッタ室３１４へ移動させゲートバルブ３１０ｄを閉
じる。

基体をスパッタ室３１４に搬送してから、スパッタ室３
！４をＲｆエツチング室３１３と同様に０−’〜１０−
’Ｔｏ　ｒ　ｒのアルボ〉・雰囲気となし、基体を載置
する基体ホルタ−３２３の温度を２００〜２５０℃程に
設定する。そして、５〜１０ｋｗのＤＣパワーでアルゴ
ンの放電を行い、ＡｌやＡｌ１−５　ｉ　（Ｓ　ｉ　：
　Ｏ，’５％）等のターケラト材をアルゴンイオンで削
りＡｌ２やＡｆｌ−５ｉ等の金属を基体−Ｆに１０００
０人／分程の堆積速度で成膜を行う。この工程は非選択
的堆積工程である。これを電極と接続する配線を形成す
る為の第２成膜工程と称する。

基体上に５０００人程の金属膜を形成した後、アルゴン
の流入およびＤＣパワーの印加を停止する。ロードロッ
ク室３１１を５Ｘ１０−’Ｔｏｒｒ以下に排気した後、
ゲートバルブ３】Ｏｅを開き基体を移動させる。ゲート
バルブ３１０ｅを閉じた後、ロー］・ロック室３１１に
Ｎ２ガスを大気圧に達するまで流しゲートバルブ３１０
ｆを開いて基体を装置の外へ取り出す。

以上の第２成膜工程によれば、第１０図（Ｃ）のように
５ｉ０２膜４０２上にＡｊ２膜４０６を形成することが
できる。

そして、このＡｌ膜４０６を第１０図（Ｄ）のようにバ
ターニングすることにより所望の形状の配線を得ること
ができる。

（実験例）以下に、上記Ａｌ−ＣＶＤ法が優れており、且つそれに
より開孔内に堆積した八１がいかに良質の膜であるかを
実験結果をもとに説明する。

まず基体としてＮ型単結晶シリコンウェハーの表面を熱
酸化して８０００人の５ｉ０２を形成し０．２５μｍＸ
０．２５μｍ角から１００μｍ×１００μｍ角の各種口
径の開孔をバターニングして下地のＳｉ単結晶を露出さ
せたものを複数個用意した。（サンプル１−１）これらを以下の条件によるＡｌ−ＣＶＤ法によりＡｌ１
膜を形成した。原着ガスとしてＤＭＡＨ１反応ガ、スと
して水素、全圧力を１　、　５　Ｔ　ｏ　ｒ　ｒ　ｓ　
Ｄ　Ｍ　ＡＨ分圧を５．０ＸＩＯ−３Ｔｏｒｒという共
通条件のもとで、ハロゲンランプに通電する電力量を調
整し直接加熱により基体表面温度を２００℃〜４９０℃
の範囲で設定し成膜を行った。

その結果を表１に示す。

表１から判るように、直接加熱による基体表面温度が２
６０℃以上では、Ａｌ２が開孔内に３０００〜５０００
人／分という高い堆積速度で選択的に堆積した。

基体表面温度が２６０℃〜４４０℃の範囲での開孔内の
Ａ４２＠の特性を調べてみると、炭素の含有はなく、抵
抗率２．８〜３．４μΩｃｍ、反射率９０〜９５％、１
μｍ以上のヒロック密度が０〜１０ｃｍ−”であり、ス
パイク発生（０，１５μｍ接合の破壊確率）がほとんど
ない良好な特性であることが判明した。

これに対して基体表面温度か２００℃〜２５０℃では、
膜質は２６０℃〜４４０℃の場合に比較して若干悪いも
のの従来技術から見れは相当によい膜であるが、堆積速
度が１０００〜１５００人／分と決して十分に高いとは
いえず、スルーブツトも７〜１０枚／Ｈと比較的低かフ
た。

また、基体表面温度が４５０℃以上になると、反射率が
６０％以下、１μｍ以上のヒロック密度が１０〜１０’
ｃｍ−２、アロイスパイク発生か０〜３０％となり、開
孔内のＡρ膜の特性は低下した。

次に上述した方法がコンタクトホールやスルーホールと
いフた開孔にいかに好適に用いることができるかを説明
する。

即ち以下に述べる材料からなるコンタクトホール／スル
ーホール構造にも好ましく適用されるのである。

上述したサンプル１−１にＡｆｌを成膜した時と同じ条
件で以下に述べるような構成の基体（サンプル）にＡｎ
膜を形成した。

第１の基体表面材料としての単結晶シリコンの土に、第
２の基体表面材料としてのＣＶＤ法による酸化シリコン
膜を形成し、フォトリソグラフィー工程によりバターニ
ングを行い、単結晶シリコン表面を部分的に吐比させた
。

このときの熱酸化ＳｉＯ２膜の膜厚は８０００人、単結
晶シリコンの露出部即ち開口の大きさはＱ、ｇ５μｍＸ
９．２５μｍ〜１００μｍｘ　１００ｕｍであった。こ
のようにしてサンプル】−２を準備した。（以下このよ
うなサンプルを“ＣＶＤＳｉ、０２　（以下Ｓ　ｆ　Ｏ
２と略す）／単結晶シリコン”と表記することとする）
。

サンプル１−３は常圧ＣＶＤによって成膜したポロント
ープの酸化膜（以下ＢＳＧと略す）／単結晶シリコン、サンプル１−４は常圧ＣＶＤによって成膜したリンドー
プの酸化膜（以下ＰＳＧと略す）／単結晶シリコン、サンプル１−５は常圧ＣＶＤによって成膜したリンおよ
びポロンドープの酸化膜（以下ＢＳＰＧと略す）／単結
晶シリコン、サンプル１−６はプラズマＣＶＤによって成膜した窒化
膜（以下Ｐ−３ｉＮと略す）／単結晶シリコン、サンプル１−７は熱窒化膜（以下Ｔ−ＳｉＮと略す）／
単結晶シリコン、サンプル１−８は減圧ＣＶＤによって成膜した窒化膜（
以下ＬＰ−３ｉＮと略す）／単結晶シリコンサンプル】−９はＥＣＲ装置によって成膜した窒化膜（
以下ＥＣＲ−５ｉＮと略す）／単結晶シリコンである。

さらに以下に示す第１の基体表面材料（１８種類）と第
２の基体表面材料（９種類）の全組み合わせによりサン
プル１−１１〜１−ｘ７９（？主意：サンプル番号１−
１０．２０，３０．４０．５０．６０，７０．８０．９
０．１００．１１０１１２０．１３０．１４０．１５０
．１６０．１７０、は欠番）を作成した。第１の基体表
面材料として単結晶シリコン（単結晶Ｓｉ）、多結晶シ
リコン（多結晶Ｓｉ）、非晶質シリコン（非晶質Ｓ１）
、タングステン（Ｗ）、モリブデン（ＭＯ）、タンタル
（Ｔ　ａ　）　、タングステンシリサイド（ｗｓｉ＞、
チタンシリサイド（ＴｉＳｉ）。

アルミニウム（Ａｌ２）、アルミニウムシリコン（Ａｌ
１−３ｉ）、チタンアルミニウム（八ρ−Ｔｉ）、チタ
ンナイトライド（Ｔｉ−Ｎ）、銅（Ｃｕ）、　　アルミ
ニウムシリコン銅（Ａｌｌ−３ｉ　−Ｃｕ）、アルミニ
ウムパラジウム（Ａｌ１−Ｐｄ）、チタン（Ｔｉ）、モ
リブデンシリサイド（Ｍｏ−Ｓｉ）、タンタルシリサイ
ド（Ｔａ−Ｓｉ）を使用した。第２の基体表面材料とし
てはＴ−３ｉ０２　、Ｓ　ｉ　０２　、ＢＳＧ、ＰＳＧ
、ＢＰＳＧ、Ｐ−ＳｉＮ、Ｔ−ＳｉＮ、ＬＰ−ＳｉＮ、
ＥＣＲ−３ｉＮである。以上のような全サンプルについ
ても上述したサンプル１−１に匹敵する良好なＡｌ２膜
を形成することができた。

次に、以上のようにＡｌ１を選択堆積させた基体に上述
したスパッタリング法により非選択的にＡｌ２を堆積さ
せてバターニングした。

その結果、スパッタリング法によるＡｌ膜と、開孔内の
選択堆積したＡＩｌ＠とは、開孔内のＡ、Ｑ膜の表面性
がよいために良好な電気的にも機械的にも耐久性の高い
コンタクト状態となっていた。

（実施例１）〈回路の説明〉本実施例として、半導体集積回路においてＡｆ１２層配
線プロセスの、特に上層／ＭＺ層の配線の形成方法を挙
げて説明する。本実施例の示すＡＩｌパターンの結線を
第３図に示す。′ｔＳ３図は格子状のへ１配線パターン
のごく一部を示したものである。第３図において、１０
８は上層Ａ１の結線、１０９ａ、１０９ｂは下層Ａｌの
結線である。

１１０は１０９ｂと１０８の交点であり、黒点は両者が
スルーホールを介して結線されていることを示している
。一方、１０９ａと１０８の交点１１１はスルーホール
パターンが存在せず、両者は結線されていない。このよ
うにスルーホールの有・無で結線の有・無を決める手法
を採用してゲートアレイなどのカスタムＬＳＩを構成す
ることができる。つまり、スルーホール開口以前の工程
までを予め作製しておいて顧客の注文した回路に応じて
スルーホールの有・無を決め、回路を形成するのである
。

〈配線の形成のための装置の説明〉第１図は本実施例に好適に通用できる電子ビーム露光の
ためのシステムの概念を示す様式図である。上層Ａｌの
パターンデータを演算回路によって変換し、電子ビーム
を制御するデータを与える。

１０１ａは、電子ビーム光源と集束レンズと、偏光レン
ズを有する集束電子ビーム源である。

１０１ａ内で発生し、偏光レンズにより方向制御された
電子ビームは開口部１０１ｂを通して半導体基体１０４
に照射される。

第２図には電子ビーム照射され、パターンか描画される
様子が示されている。第２図において１０５はビーム源
及び偏光レンズを示し、】０６は電子ビーム束、１０４
は半導体基体、１０７は照射された電子ビームパターン
を示している。

〈配線の形成方法〉次に第１図から第５図を用いて本実施例におけるＡｊ２
配線の形成方法について説明する。上述したとおり、パ
ターンデータとしては上層へ１の配線パターンのデータ
を用意する。下層のＡｌｌ配線およびそれを被覆する絶
縁膜および、上層Ａｆｌと下層Ａｊ２の結線のためのス
ルーホールを開口したビーム照射されるべき半導体基体
１０４を描画室としてのチャンバー１０２に配置する。

第２図の如く電子ビームで配線パターンを描画した後、
半導体基体をチャンバー１０２からとり出す。この時の
様子を第４図に示しである。第４図で１２０はシリコン
基板の活性領域、１２１は下層Ａｌ配線、１２２は絶縁
膜、１２３は電子ビーノ、が照射された領域、１２４は
スルーホール開口部である。

次にウェハをＡＪＺ気相成長用のチャンバー内に入れ、
アルキルアルミニウムハイドライドとしてのＤＭＡＨ（
Ｄｉｍｅｔｈｙｌ　　Ａｌｕｍｉｎｕｍ　　Ｈｙｄｒｉ
ｄｅ）ＡｆｌＨ（ＣＨ３）２ガスと反応ガスとしての水
素とを用いて基体表面温度２９０℃前後で、電子ビーム
照射された領域１２３の上にだけＡｌ１を堆積させる同
時にスルーホール１２４内にも八ρが堆積する。このと
きのＡｌ２＠厚は約８０００人とする。この直後の様子
を示したのが第５図である。この後、窒素雰囲気におい
て４００℃で３０分程度熱処理することにより上層Ａｌ
ｌと下層Ａｊ２とのオーミックコンタクト性を向上させ
充分低いコンタクト抵抗を得ることができる。

〈比較結果〉く実験例〉上述した手順により第５図に示したような形状の複数の
サンプルを作成した。

これらのサンプルは、上層Ａｌｌの幅（ライン幅）０２
５〜２μｍ、上層Ａ４２間の距離（スペース幅）を０．
２５〜２μｍとし、また、下層Ａｌの層厚を変えて最大
段差が０．５〜２．０μｍとしたものである。

く比較例〉従来法（λ＝１８６ｎｍ、ＮＡ＝４０　　）により前述
した実験例と同様に、上層Ａｌの幅（ライン幅）０．２
５〜２μｍ、上層Ａ、Ｑ間の距１！＋（スペース幅）を
０．２５〜２μｍとし、また、下層Ａ１の層厚を変えて
最大段差が０．５〜２．０μｍのものを作成した。

第２表このように本発明による実験例と従来法により作成した
サンプルの上層Ａｌ配線の形状の良否を、段差とＡｌ１
のＬ／Ｓをパラメータとして示したものが第２表である
。Ｏ印はほぼ良好なバターニングがなされていた状態の
もの、Δ印はパターンにいくぶんダレを生じたもの、ｘ
印は配線間のショートなどの不良を生じたものである。

本発明による実験例によれば第２表中のいずれの条件て
あってもショートなどの配線間の不良を起こすことなく
配線を形成できた。一方、従来法では１．０μｍ以上の
段差或は０．２５μｍのＬ／Ｓのパターンを配線間の不
良を起こすことなく形成することはてきなかった。

〈本発明の作用効果〉 ■反射防止層及びレジスト形成プロセスが不要となり、
プロセスが容易になるので、従来、バターニング不良に
より律速されていた歩留りが大幅に向上する。

■大きな段差上にも所望の配線パターンが形成される。

■ビーム源のビーム径と同程度の微細なパターンが描け
るため、チップの微細化に有効である。

■選択気相成長法を用いることにより、微細化をおこな
った場合であっても段差被覆性のよい、高信頼性の配線
か可能である。

【図面の簡単な説明】

第１図は本発明を実施するためのシステムの模式的説明
図。第２図はエネルギービームの選択的照射の模式第３図は
配線パターンの模式的説明図。第４図及び第５図は本発明の配線形成方法の行程の模式
的説明図。第６図〜第９図は本発明を適応するに好適な連続成膜装
置の例をしめず模式的説明図。第１０図は本発明の配線形成方法の成膜手順を説明する
為の模式的斜視図。第１１図（Ａ）〜第１１図（Ｃ）は従来技術の模式的説
明図。第１２図（Ａ）及び第１２図（Ｂ）は従来の欠点の稜式
的説明図。１２１・・・下層Ａｌ配線１２２・・・絶縁膜１２３・・・エネルギー照射を受けた領域３１１・・・
ロードロック室３１２・・・ＣＶＤ反応室３１３・・・エツチング室３１４・・・スパッタ室３２６・・・搬送室４０２・・・絶縁膜４０３．４０４・・・開口４０５・・・選択的に形成された導電性金属膜４０６・
・・非選択的に形成された導電性金属膜室２−図 ℃Ｌ−−１０５、ｊｅｔｐ（２ノ箋ｇｔ＋１ｒＥＱｃＡン翻イ匹ハ（Ｅ３）Ｔ１２０（ハ）Ｉρ ／１４／

Claims

【特許請求の範囲】

（１）絶縁膜上に絶縁膜を有する半導体装置の配線形成
方法において、前記絶縁膜上の配線を形成すべき部分に高エネルギービ
ームを選択的に照射し、導電性金属物質を堆積させるた
めの堆積処理を施し、前記照射部分に選択的に導電性金
属物質を堆積させる工程を含むことを特徴とする半導体
装置の配線形成方法。
（２）前記導電性金属物質の堆積はアルキルアルミニウ
ムハライドのガスと水素とを利用したＣＶＤ法である半
導体装置の配線形成方法。
（３）前記高エネルギービームが集束電子ビームである
ことを特徴とする請求項１の半導体装置の配線形成方法
。
（４）前記導電性金属物質がＡｌであることを特徴とす
る請求項１の半導体装置の配線形成方法。
（５）前記導電性金属物質がＡｌを主成分とする金属物
質であることを特徴とする請求項１の半導体装置の配線
形成方法。